cadence的原理图中不画支架但画封装时要做出来！导网表时报错怎么办啊
2013-09-06 11:13
cadence的原理图中不画支架但画封装时要做出来！导网表时报错怎么办啊
2013-09-06 11:15
cadence在导出网表时出错（win10）
2019-09-16 10:26
cadence导入网表时出现这样的错误，我的padpath,parampath,psmpath的路径都设置正确，但是我没有原理图，只有网表。
2019-10-28 16:14
警告如图所示，改过管脚的type,改过ERC，都是没有用，只要导出网表就失败求解
2019-06-14 16:34
`请问方案商给我的ORCAD原理图，我都没有改动过，直接导网络表，但是导网表时报错，
2016-03-08 11:54
本帖最后由 菜鸟级别 于 2015-9-7 22:04 编辑 AD生成OrCad/PCB2网表，第一次导入allgero没问题，但是更新原理图（有添加元件）重新生成网
2015-09-07 21:31
解决，或者有其他方式导入s参数使得仿真能够收敛二，我尝试用用ADS 中的broadband generator将S参数导出为spice网表，直接将生成的网
2021-06-25 07:41
cadence allegro 16.5软件生成网表时出现这些，求大神给予解答
2015-12-16 13:32
cadence16.6生成网表后原理图与PCB不能交互，交互功能勾选了，原理图改网络重新生成网表PCB的网络也会相应改过
2021-09-09 17:10
