cadence的原理图中不画支架但画封装时要做出来！导网表时报错怎么办啊
2013-09-06 11:13
警告如图所示，改过管脚的type,改过ERC，都是没有用，只要导出网表就失败求解
2019-06-14 16:34
本文，主要描述了，如何使用Altium Desginer 导出Cadence可以使用的网表
2019-10-13 09:15
`请问方案商给我的ORCAD原理图，我都没有改动过，直接导网络表，但是导网表时报错，
2016-03-08 11:54
cadence的原理图中不画支架但画封装时要做出来！导网表时报错怎么办啊
2013-09-06 11:15
昨天用capture cis 出网表时，怎么出不出来，总是提示下面的警告，然后就没反应了，检查之后没发现什么异常，最后搜素“.dsnwill be saved prior
2015-09-27 17:11
orcad怎么产生Cadence Allegro的第一方网表？ 答:orcad产生Cadence Allegro的网
2021-11-16 14:50
cadence在导出网表时出错（win10）
2019-09-16 10:26
cadence导入网表时出现这样的错误，我的padpath,parampath,psmpath的路径都设置正确，但是我没有原理图，只有网表。
2019-10-28 16:14
cadence allegro 16.5软件生成网表时出现这些，求大神给予解答
2015-12-16 13:32
