Cadence中Calculator的使用。我会在开头介Calculator的启动与界面，接着分别介绍Calculator的各个模块与使用方法。考虑到PDK版权问题，所有数值的结果均进行遮挡或者打码处理，请见谅。
2022-04-16 16:46
“锁定”在cache中的块在常规的cache替换操作中不会被替换，但当通过C7控制cache中特定的块时，比如使某特定的块无效时，这些被“
2023-10-31 11:31
逻辑锁定功能可以将FPGA中的代码模块在固定区域实现，优化时序性能，提升设计可靠性。 增量编译功能，可以使设计更快速时序收敛，加快编译速度。
2023-05-25 11:22
过孔也是PCB中最常见的孔之一，它用于连接双面板和多层板中各层之间的走线。下面就来简单介绍一下如何在Cadence Allegro软件中制作过孔。
2023-10-21 14:07
Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面
2018-02-07 17:11
槽孔是指钻孔形状不是圆形的通孔，某些体积较大的开关的封装会采用槽孔。下面就来简单介绍一下如何在Cadence Allegro软件中制作槽孔焊盘。
2023-10-21 14:08
中芯国际(SMIC)和Cadence 共同推出用于65纳米的低功耗解决方案Reference Flow 4.0 完全集成的能效型流程令快速、轻松地设计低功耗尖端器件成为可能
2009-10-31 07:48
中芯国际采用Cadence DFM解决方案用于65和45纳米 IP/库开发和全芯片生产 Cadence 模型化的 Litho Physical 和 Litho Electrical
2009-10-19 17:48
锁相环锁定时间取决于哪些因素？如何加速锁定？ 锁相环（PLL）是一种常见的电路，用于稳定频率。PLL中的关键是相锁。相锁发挥着将输入频率与参考频率调整到相等的重要作用。在锁相环设计
2023-10-30 10:51
LogicLock逻辑锁定简介 本节介绍Quartus的一个工具LogicLock，会在后面的实例里面介绍LogicLock的具体使用。 逻辑锁定方法学逻辑锁定方法学（LogicLock Methodology
2010-02-08 14:39
