一、程序风格：1、严格采用阶梯层次组织程序代码：各层次缩进的分格采用VC的缺省风格，即每层次缩进为4格，括号位于下一行。
2021-07-15 08:19
的 bin 文件中我的目录：protues:D:\Proteus pro\MODELSkeil:D:\keil_5_C51\C51\BIN2、打开keil中的...
2022-02-15 06:53
DN1048- 三个增益和升压控制器满足宽范围VIN汽车应用的严格要求
2019-08-13 08:38
Verilog HDL代码书写规范
2017-09-30 08:55
本帖最后由 lee_st 于 2017-10-31 08:46 编辑 Verilog HDL代码书写规范
2017-10-21 20:53
在STM32芯片的ADC应用中，我们往往会利用定时器来触发ADC的启动转换，而能够触发ADC转换的定时器事件往往有多个，有时我们可能很关注这些定时器事件在触发ADC时有哪些时序上的差别。下...
2021-08-18 06:46
1. 目的本规范的目的是提高书写代码的可读性、可修改性、可重用性，优化代码综合和仿真的结果，指导设计工程师使用VerilogHDL规范代码和优化电路，规范化可编程技术部的FPGA设计输入，从而做到
2017-12-08 14:36
c语言课程设计的目的和要求，《C语言程序设计》课程标准一、课程信息课程代码课程性质专业基础总学时30适用专业机电一体化、电气自动化总学分1先修课程制定时间2017.7后
2021-07-20 07:00
1、程序块要采用缩进风格编写，缩进的空格数为4个。不使用TAB键。说明：函数或过程的开始、结构的定义及循环、判断等语句中的代码都要采用缩进风格，case语句下的情况处理
2022-02-28 07:48
第一、并发性程序并发工作效率低在写裸机软件时，不可避免的在主程序中会有一个超级大的 while(1) 循环，这里面几乎包含整个项目的所有业务逻辑。因为每个业务逻辑里面都
2021-08-20 06:47
