• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • QMSS pdsp产生中断问题,如果是靠listbuffer已经触发中断,那这个给buffer full的条件是哪个字段呢?

    ,如果listbuffer的已满时就触发中断,这样理解对不?如果是靠listbuffer已经触发中断,那这个给buffer full的条件是哪个字段呢?从字面理解Max Page Entries字段

    2018-06-25 06:18

  • 【资料】浅谈PCB层设计

    本文主要介绍多层PCB设计层的基础知识,包括层结构的排布一般原则,常用的层结构,层结构的改善案例分析。回复帖子查看资料下载链接:[hide][/hide]

    2021-08-04 10:06

  • 什么是Protocol Buffer

    一 什么是Protocol BufferProtocol Buffer是一种支持多平台、多语言、可扩展的的数据序列化机制,相较于XML来说,protobuf更小更快更简单,支持自定义的数据结构,用

    2021-11-30 08:00

  • 层电感的优点是什么?

    层电感在现实中应用也十分广泛,目前层电感类产品被广泛用于笔记本电脑数位电视,数位录放影机,列表机,硬式磁碟机,个人电脑和其安一般消费性及电脑主品上输入、输出线路之杂讯消除。

    2019-10-17 09:00

  • DDR电路的层与阻抗设计

    在8层通孔板层设计中,顶层信号 L1 的参考平面为 L2,底层信号 L8 的参考平面为 L7。 建议层叠为TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基铜

    2023-12-25 13:46

  • DDR电路的层与阻抗设计!

    在8层通孔板层设计中,顶层信号 L1 的参考平面为 L2,底层信号 L8 的参考平面为 L7。 建议层叠为TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基铜

    2023-12-25 13:48

  • 电子元器件:“层电感”的认识

    `层电感也就是非绕线式电感,层电感是电感按结构不同对电感进行分类的其中一类。特 性: 1.外形尺寸小。 2.闭合电路,无交互干扰,适合于高密度安装。 3.无方向性,规范化的自动贴片安装外形

    2013-08-29 17:41

  • 电路板的层设计的相关资料分享

    电路板的层设计是对PCB的整个系统设计的基础,层设计若有缺陷,将最终影响到整机的EMC性能。层设计是一个复杂的,严谨过程,当然,设计开发,没必要从零开始经过一系列的复杂计算和仿真,来确定设计方案是否合适,仅需要

    2021-11-12 07:59

  • 关于bus buffer 的作用

    请问各位大神bus buffer具体有什么作用呢,比如图片上的buffer作用是什么?

    2016-02-18 11:26

  • DM368 PAL输出有影,请问这种影现象的原因是什么?

    本帖最后由 一只耳朵怪 于 2018-5-29 14:30 编辑 您好, 我们使用DM368 (DVSDK4.0.2)输出 YCC8 BT656 PAL 到外部输出,测试过程中发现会出现

    2018-05-28 07:25