在这篇新博文中，我们来聊一聊如何将 AXI VIP 添加到 Vivado 工程中，并对 AXI4-Lite 接口进行仿真。随后，我们将在仿真波形窗口中讲解用于AXI4-
2022-07-08 09:27
AXI接口虽然经常使用，很多同学可能并不清楚Vivado里面也集成了AXI的Verification IP，可以当做AXI的master、pass through和
2023-07-27 09:19
在某些情况下，通过嗅探 AXI 接口来分析其中正在发生的传输事务是很有用的。在本文中，我将为大家演示如何创建基本 AXI4-Lite Sniffer IP 以对特定地址上正在发生的读写传输事务进行计数。
2022-07-08 09:35
硬件的Vivado Block design设计中，添加AXI Timer
2023-06-08 09:21
本博客提供了基于2023.2 Vivado的参考工程，展示如何使用Microblaze 地执行（XIP）程序，并提供一个简单的bootloader。
2024-10-29 14:23
PS DDR 传输至 AXI BRAM。 适用平台 Vivado 和 PetaLinux 2019.2。 Zynq UltraScale+ RFSoC ZCU111 评估板 启动模式：JTAG，SD
2020-09-28 15:31
基于vivado2020.1和zcu102开发板(rev1.1)开发项目，工程涉及DDR4（MIG）和PL端多个读写接口交互的问题，通过AXI interconnect进行互联和仲裁（采用默认配置）。
2023-12-01 09:04
赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为
2022-07-08 09:24
AXI——Advanced eXtensible Interface，直译过来就是先进的可扩展接口，是由ARM公司提出的，是一种高性能、高带宽、低延迟的片内总线。FPGA工程师会发现其大量运用于FPGA设计中，Vivado中的接口类IP全部都配有
2022-03-14 14:13
AMBA AXI4（高级可扩展接口 4）是 ARM 推出的第四代 AMBA 接口规范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 凭借半导体产业首个符合 AXI
2024-10-28 10:46
