assign {a,b}=c+d; 这句话的意思是不是就是a=b=c+d?我是新手 还望指教
2011-03-04 22:27
wire [7:0]C;reg A;regB;assign C={B,A} == 2'b01 ? 1'
2013-05-03 10:28
比如说a[1:0]b[1:0]如果a是10的话b就是01也就是说b是a的
2014-12-30 09:32
8)请指出下面几条语句中变量的类型。8.1) assign A=B;8.2) always #1 Count=C+1;标准答案:A(wire)
2017-01-06 17:20
regrst_nr2;wirelocked; （1）wire sysrst_nr0= rst_nr2 & locked; （2）assign sysrst_nr0= rst_nr2 & locked;上面 两个赋值 一样吗，有区别吗
2014-02-20 10:59
在ALLEGRO中画SHAPE时需要再ASSIGN给它NET，这样感觉不太方便，而且ASSIGN NET需要在右键选项很下面，感觉效率很低。不知ALLEGRO中可否做到象PROTEL 那样，画铜皮到器件上时，能自动附上网络属性呢？这样我就可以省很多时间了咯。
2012-03-31 06:52
程序的其中一个module用了大量的assign语句，全是靠组合逻辑完成了异或和与的运算（aes算法的S盒运算）。其中end_mux_Aff[5]输出错误，具体逻辑是这样的：signaltap：可以看到
2017-05-22 21:20
就是一个普通的assign语句：conv1_mem_wr_enn是wire类型，conv1_mem_wr_en是reg类型，但是当conv1_mem_wr_en有值的时候，conv1_mem_wr_enn却没有值。
2021-12-03 21:04
直接将输入到FPGA的晶振时钟信号clk,利用语句assign clk_out = clk将其输出给其他的IC使用，在用signaltap II仿真的时候，看不到clk_out的波形(一直为低电平)。请问一下，这是什么原因？
2018-08-10 14:55
retain，copy与assign究竟是有什么区别呢？
2021-09-30 09:25
