• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • CASE:创建多路分支

    CASE:创建多路分支 说明 使用“创建多路分支”指令,可以根据表达式的值执行多个指令序列中的一个。 表达式的值必须为整数或位字符串。执行 CASE 指令时,会将表达式(变量)的值与多个常数的值进行

    2023-06-27 11:46

  • CASE语句的执行规则是什么?

    CASE语句用来选择几个分支程序部分之一。选择是基于选择表达式当前值的。

    2020-10-09 09:26

  • SCL语言的Case语句如何使用以及实例

    CASE语句用于根据不同的条件执行不同的操作。以下是使用CASE语句的示例: 示例1:根据输入的值执行不同的操作 在示例1中,根据Input的值,会执行相应的操作。如果Input的值为1, 则执行

    2023-06-19 09:57

  • Verilog语法之generate for、generate if、generate case

    Verilog-2005中有3个generate 语句可以用来很方便地实现重复赋值和例化(generate for)或根据条件选择性地进行编译(generate if和generate case)等功能。接下来就一起看下这3个语句的应用场景和应用方法吧。

    2022-12-28 15:21

  • 测试case为什么会发生如此大的性能差距

    然而,这个建议的代价却很少有人提及 —— 一些 O(n) hashTable 操作,包括反序列化,在一些 case 下它的时间复杂度有可能会升级到 O(n**2)。

    2022-11-10 10:07

  • verilog语法说明之case casez case

    在rtl仿真中,有四种状态,分别是0、1、x(unknown values)和z(high-impedance values)。

    2023-09-20 09:42

  • Verilog代码:if-else和case的电路结构和区别

    每个if-else就是一个2选1mux器。当信号有明显优先级时,首先要考虑if-else,但是if嵌套过多也会导致速度变慢;if语句结构较慢,但占用面积小。 嵌套的if语句如果使用不当,就会导致设计的更大延时,为了避免较大的路径延迟,最好不要使用特别长的嵌套if结构。如想利用if语句来实现那些对延时要求苛刻的路径时,应将最高优先级给最迟到达的关键信号。

    2023-11-29 15:10

  • 加速循环语句的C编码技巧

    * to , int * from , int count){ int n = (count + 7 ) / 8 ; switch (count % 8 ) { case 0 : do

    2023-06-22 11:44

  • 利用Transformer BEV解决自动驾驶Corner Case的技术原理

    BEV是一种将三维环境信息投影到二维平面的方法,以俯视视角展示环境中的物体和地形。在自动驾驶领域,BEV 可以帮助系统更好地理解周围环境,提高感知和决策的准确性。在环境感知阶段,BEV 可以将激光雷达、雷达和相机等多模态数据融合在同一平面上。

    2023-10-11 16:16

  • 什么是SystemVerilog-决策语句-if-else语句?

    决策语句(Decision statements)允许程序块的执行流程根据设计中信号的当前值分支到特定语句。SystemVerilog有两个主要的决策语句:if…else语句和case语句,使用关键字casecase

    2023-02-09 14:15