本文涵盖模块类的钢网开孔设计与DFM建议、BGA类的钢网开孔设计与DFM建议、有外延脚的器件的钢网
2023-11-20 11:47
不少人不知道怎么在官网报名公测鸿蒙2.0，那今天就来给大家讲讲怎样在官网报名公测。 方法一： 首先在手机浏览器上搜索“HarmonyOS
2021-06-28 10:38
目前 AMD 的以太网 IP 核，如软核 10G/25G，40G/50G 或者硬核 CMAC，MRMAC，DCMAC 等等，都采用的是同一种 Pause 帧处理方式。
2023-10-18 09:15
探讨一下SMT贴片中QFN钢网的开孔方式：在制作印刷锡膏时，钢网上会开设与元器件位置相对应的小孔，以便在SMT贴片过程中，通过钢网传递锡膏到PCB上的目标区域。Q
2024-05-18 15:05 深圳市佳金源工业科技有限公司 企业号
Pensando产品上线之前的资料非常少，非常低调。目前根据AMD官网等网站资料显示，最新的Pensando产品为“Giglio ”DPU。Giglio，是基于第二代AMD
2023-09-14 16:56
在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。开漏电路概念中提到的“漏”就是指MOSFET的漏极。同理，开集电路中的
2018-01-11 14:21
“PyTorch 深度学习:60分钟快速入门”为 PyTorch 官网教程，网上已经有部分翻译作品，随着PyTorch1.0 版本的公布，这个教程有较大的代码改动，本人对教程进行重新翻译，并测试运行了官方代码，制作成 Jupyter Notebook文件（中文注释
2019-01-13 11:53
一些微控制器输出可以设置为开漏（或者只能设置为开漏）。开漏输出只能被驱动为低电平，而不能被驱动为高电平；输出为低电平或浮动。实质上，输出只是简单地连接到晶体管的漏极引脚（因此称为
2023-11-27 15:45
2.0经验的力量PyTorch AMD的解决方案
2023-09-04 16:11
这篇文章在开发者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 传统 IDE） 的基础上撰写，但使用的是 AMD Vitis Unified IDE，而不是之前传统版本的
2025-06-20 10:06
