哪位大神遇到过Allegro中，layout菜单栏中，选中PIN，点击会出现Exiting from Add Pin.这是什么原因呀，求大神指教。
2018-04-20 07:41
1.对于allegro的封装，放置了管脚编号表示是有连接属性，没有管脚编号，是没有连接属性的。2.我在做封装的时候，放置的是连接属性的Pin，放置好之后，不小心把Pin上的Text（管脚编号）删除掉了。想重新添加Te
2019-04-12 06:14
ALLEGRO画PCB板在约束线宽，线间距时出现STM32部分引脚DRC（PP）错误，关闭DRC PIN检查，错误消失，求大神指导，新人刚刚学习！！！
2018-08-14 16:57
规律的VIA1) 点COPY在右命令栏X,Y中输入VIA的个数,则间距以PIN舆PIN之间距為准. 16. 有时打开allegro窗口,menu会反白无效.1) 将不是系统路径(c
2019-07-15 05:00
复制多个有规律的VIA1) 点COPY在右命令栏X,Y中输入VIA的个数,则间距以PIN舆PIN之间距為准.16. 有时打开allegro窗口,menu会反白无效.1) 将不是系统路径(c
2014-12-23 15:04
如题：希望有人能解惑。最近需要画一个内置的2.4G天线，根据TI的资料画了元件库。元件库中ANT有两个pin脚，pin1是反馈点，pin2是接地点。问题一：在画Allegro
2017-11-24 23:11
现在这个是8个pin的 我要改成24个pin的如何改呢 谢谢
2019-08-19 02:26
` 谁来阐述一下电笔怎么看有没漏电？`
2019-11-20 15:10
我想知道如何将AD的PCB封装库导入到allegro中，还有AD的原理图的网表如何导入到allegro中，我想知道如何将AD的PCB封装库导入到allegro中，还有AD的原理图的网表如何导入到
2016-10-13 17:16
31. 在Allegro14.2中不能执行dbfix指令。1) Dbfix为Allegro14.1中用来Repair errors的****程式，而在Allegro14.2中将这些Check&
2014-12-23 15:18
