EVAL MODULE FOR ADS8364
2023-03-30 11:46
ADS8364 - 16 Bit 250k Samples per Second Analog to Digital Converter (ADC) Evaluation Board
2023-03-30 11:47
了解一下Verilog代码的基本程序框架，这样可以让我们先对Verilog程序设计有一个整体的概念把握，进而在后续的Verilo
2021-07-27 07:51
基于verilog的数字时钟程序，时钟芯片基础——60进制计数器设计目的让nexys 4板上的7段码LED显示时钟信息，其中包括时钟的小时，分钟，秒钟部分，且能够实现时钟的停止计时信号，手动调整小时
2021-07-22 07:37
ALTERA关于CCD的一些verilog实验程序
2023-09-26 08:03
250kSPS, 16-Bit, 6-Channel Simultaneous Sampling A/D Converters datasheet (Rev. C)
2022-11-04 17:22
明德扬设计规范对电路设计做了较高的要求，其目就在于用最简单的代码、最简洁的方式，设计出最易读、最健壮、最高效的Verilog代码。看过FPGA代码的同学，应该能够发现代码里基本上就是always语句
2015-05-22 16:59
在学习了数字信号处理之后，在底部使用verilog实现了FFT的应用
2023-09-28 06:49
本合集资料包括：1.Verilog HDL程序设计实例详解2.Verilog HDL经典教程3.Verilog HDL实验练习与语法手册4.
2020-08-21 10:06
Verilog数字系统设计十任务和函数实验2文章目录Verilog数字系统设计十前言一、Verilog系统任务二、编程1.要求：2.设计思路：3.ROM实现：4.RAM实现：总结前言随着人工智能
2022-02-09 06:05
