如何使用Labview從波形文件中提取某單一頻率（比如200Hz）的波形，以便在時域上進行分析？我嘗試使用過帶通濾波，不過濾
2015-10-26 18:21
MT-002 (奈奎斯技術文件後)發現是加速計的混疊訊號 而我使用TL-062 來設計一個6階 lowpass-filter 進行濾波後神奇的事發生了 混疊訊號被我濾掉了,但是低頻訊號卻跑出 1K
2018-08-17 06:03
Cadenc高速電路設計SI PI 信号完整性电源完整性仿真視頻教程下載鏈接地址：链接：http://pan.baidu.com/s/1pJiPpzl密码：3yjv
2015-07-30 21:44
的應用)要求：1、講師需精通MEMS相關技術；2、培訓需到我公司進行培訓(廣東·中山·三鄉鎮偉立路一號)；3、培訓時間：視講師時間而定，每月培訓課時不小於8課時，總培訓課時視課程內容而定；待遇：面議
2014-04-29 15:52
是否有任何數學公式或相關資料，可以告訴我們ADIsimPLL如何估算頻率鎖定時間和相位鎖定時間？
2018-09-04 10:08
各位好 最近再利用AD734作倍頻，參考資料手冊內圖24之電路，並將第1與第6腳短路灌入輸入訊號，並將第10pin接地，其輸出結果可發現到是可以接輸入訊號成功倍頻，但經過倍頻
2019-01-07 10:15
XC2C32A CoolRunner-II CPLD 的一般IO 輸出電流是多少呀，採用了RC濾波，如果發現IO輸出控制端延遲了，但電容不能減小，EMI會不過，那電阻能縮小到什麽程度呢，求有相應中文資料或大神解釋相關應用
2013-11-04 14:31
想請問版上的大大，一個超外差rx架構的極端問題？如果我的調變系統是採用FSK, 頻寬最小做到12.5KHz，頻率在ISM頻段的400多MHz跟八、九百MHz，如果我一直將LO的phase noise
2018-11-02 21:26
S.O.S 二維的提升式小波濾波器的verilog code
2014-06-27 09:08
各位大大 小的最近在練習FPGA目前有使用除頻器 及用modelsim來看其訊號 其code 如下1 2 所示此除頻器有使用開發版子的七段顯示器來測試其功能 此除頻器可正常運作但最近小弟用
2016-07-03 14:54
