∑一△ADC原理是什么?LVDS收发器标准及其原理是什么?如何利用LVDS接收器去实现ADC?
2021-06-03 06:23
亲爱的大家,我希望将高速ADC与串行LVDS输出连接到virtex 7 fpga。我使用的ADC评估板是AD9635_125EBZ。我想知道如何将串行
2020-07-26 18:27
你好,先生,有几个LVDS输出的ADC连接到我的PCB上的Virtex-6 FPGA,ADC以10位,DDR模式运行在20~100MHz采样率,这意味着
2020-06-17 16:16
(1)ADC、DAC选型时候的有个data input format 是lvds和cmos什么意思啊?1. lvds是不是那个DCO+和DCO-?。这两个信号是不是必须要从时钟专用引脚输入
2017-01-23 15:17
,时钟选择的ADC的FCO,62MHz。LVDS中没有使用DPA,并且ADC的数据和时钟信号直接接到LVDS的输入管脚。LVDS
2016-12-04 11:24
大家好,我是PCB板设计领域的入门级小白一枚,现为一片高速ADC设计评估板,该ADC是LVDS数据输出,但高电平只有1.65V,故弱弱的问一下大家这种
2015-11-03 17:16
我有ML505评估板,我想尝试将LVDS IO模块中的比较器用作1位ADC。例如,我将一个0 V-1.5 V的模拟输入连接到SMA J10(SMA_DIFF_CLK_IN_P)和一个参考电压(可能是
2019-02-26 09:04
大家好,我正在使用Spartan 6 FPGA,我尝试生成LVDS差分时钟来为ADC提供时钟。我使用SP601评估板,并在FMC连接器的一对引脚上发送差分信号。这个时钟工作频率高达650Mhz,但我
2019-08-09 09:34
当Vcco为1.8V时,是否可以产生输出差分时钟/数据?同一组的LVDS输入电压为1.8V,因此Vcco维持在1.8V。该设备属于Artix 7,只有HR IO Bank支持LVDS25。如果我们从
2020-08-25 11:36
你好,我有一个ADC(LTC2323)2.5V LVDS,我将与LVDS 1.8接口。这有可能吗?我一直在努力寻找它,但感谢你的帮助,我没有得到答案
2020-08-06 10:33