• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 如何实现独立选一主

    之前用STM32的SPI需要控制很多外部芯片,可是一个SPI的外设只有一个选,要实现独立选一主从,怎么实现呢?

    2023-01-20 11:53

  • ADAR5000 17GHz至32GHz,4 路射频分路器合成器技术手册

    ADAR5000 是一款 1:4 Wilkinson 功率分配器,专为对空间敏感的微波信号分配应用而设计。在 17GHz 至 32GHz 频率下,额外插入损耗范围为 −1.5dB 至 −2.5dB

    2025-04-08 17:20

  • ADAR5001 10GHz至40GHz,2路射频分路器合路器技术手册

    ADAR5001 是一款 1 对 2 的 Wilkinson 功率分配器,其设计 适用于空间受限的微波信号分配应用。 额外插入损耗范围为 −1.0 dB(从 10 GHz 到 18 GHz GHz

    2025-04-08 17:05

  • SOC中嵌入式SRAM的DFT实现方法

    本文基于MBIST的一般测试方法来对SRAM的可测试设计进行优化,提出了一种通过一个MBIST控制逻辑来实现SRAM的MBIST测试的优化方法。

    2011-12-15 10:25

  • ADAR1000 4通道X频段和Ku频段波束形成器技术手册

    ADAR1000 是一款适用于相控阵的 4 通道 X 和 Ku 频段波束形成内核芯片。此器件在接收和发射模式之间以半双工状态工作。在接收模式下,输入信号通过四个接收通道后在公共 RF_IO 引脚

    2025-04-08 18:09

  • DDR菊花链拓扑连接时末端的电阻都是起什么作用的呢?

    大家如果做过DDR的设计可能会发现在进行DDR连线时,通常在信号的末端会放置很多的电阻(如下图所示),那么这些电阻都是起什么作用的呢?

    2023-12-18 15:58

  • 基于FPGA多路复用(TDM)科普

            当将SoC的代码分割到FPGA的任务完成,并且所有FPGA的资源利用都很平衡,在建议的范围50%到70%左右。此外,每个FPGA中被分配到的RTL设计的IO最小化,也就是说分割

    2023-05-23 09:40

  • 基于DDS技术的多路同步信号源的设计

      多路同步数字调相信号源一般采用单片机和专用DDS芯片配合实现。该技术同步实现复杂,成本高。给出了一种基于FPGA的多路

    2016-05-27 13:47

  • 如何使用滤光

    的光。因此,在选择合适的滤光片时需要考虑传感器的灵敏度。 下文将通过示例介绍不同类型的滤光,并详细解释滤光的原理。其他示例包括使用滤光的实际应用,例如智能交通系统(ITS)、机器视觉和检测、精准农业和

    2023-06-16 14:17

  • 基于FPGA上集成的高速FIFO实现缓存以及同步数据传输的应用

    随着测试环境越来越复杂,需要采集的参数种类越来越多,要求采集系统连续采集各种传感器输出的模拟信号,而目前常用的固态存储器件FLASH的写入速率比较低。本文提出一种基于FPGA(现场可编程门阵列)

    2018-07-12 09:06