各位大牛，请教一下。我现在用AD9467-250，采样时钟用AD9517-3出的200MHz，采集70M、0dBm单音信号。频谱上出现较多的杂散。ADC前端电路按照AD9467手册推荐的设计。ADC
2019-01-25 08:21
各位大牛，请教一下。我现在用AD9467-250，采样时钟用AD9517-3出的200MHz，采集70M、0dBm单音信号。频谱上出现较多的杂散。ADC前端电路按照AD9467手册推荐的设计。ADC
2023-12-08 06:52
各位专家好： 我使用AD9517-4时钟芯片产生LVDS差分时钟以供AD9653使用，现在AD9517-4使用外部采样时钟80M，通过使用AD9517软件得到AD9517
2023-11-16 07:42
我焊接了一个AD9517的模块，用32控制，将已验证过的程序下进去后，AD9517模块的工作的电流只有60mA左右，正常应该是几百mA,调了三四天，一直没找到问题，哪位用过AD9517的大神能给点提示吗？
2018-08-09 09:30
板卡采用一片AD9513和两片AD9517-0。实际连接关系为10MHz晶振通过AD9513分为两路LVDS的10MHz差分分别送往两片AD9517-0。两片AD9517都使用了内部PLL+内部
2018-10-24 15:57
用FPGA配置AD9467寄存器，能够从寄存器中读出AD9467的相应寄存器的默认值，但写不进去，为什么？既然能读出来，是不是说明我的时序没有问题？
2018-09-26 14:22
目前测试情况为用AD9467采样，中频为10Mhz（13dbm），采样时钟为200Mhz，此时的snr约为70dbc，而当中频为250Mhz的时候，SNR约为53dbc，配置都是默认值，请问是什么原因呢？
2023-12-07 06:44
想咨询下ADI工程师，AD9517-4这款芯片的参考时钟信号电压选用多大比较合适。看评估板上给出的是0-6dbm，数据手册上推荐REF为1.6V，REF_N为1.5V。这样的话如果是输入单端时钟信号，通过变压器ETC1-1-13转为差分信号接AD9517参考端。输
2018-12-18 09:20
我已经看过AD9467的评估板在ZEDboard和KC705的引脚约束为"LVDS_25",对应FPGA的BANK VCCO供电2.5V，但是现在我的项目中FPGA BANK 的VCCO供电是1.8V，我对其做引脚约束为"LDVS"可行吗？
2018-08-06 07:38
ADI年度贺岁片-使用AD9517助我进行高精度ADC验证 今年有幸在一个ADC测试项目中需要进行器件选型，通过查询ADI关于ADC测试方法的文档，选定了对比测试方案所用的器件AD9517
2018-11-01 09:26
