目前测试情况为用AD9467采样，中频为10Mhz（13dbm），采样时钟为200Mhz，此时的snr约为70dbc，而当中频为250Mhz的时候，SNR约为53dbc，配置都是默认值，请问是什么原因呢？
2023-12-07 06:44
ad9467的输出没有数据，下面是给出双端转单端代码，是因为ad9467在使用前要配置什么寄存器吗，如果需要，要配置什么寄存器，目前是输入100M的方波信号，但没有数据输出
2025-04-28 07:52
各位大牛，请教一下。我现在用AD9467-250，采样时钟用AD9517-3出的200MHz，采集70M、0dBm单音信号。频谱上出现较多的杂散。ADC前端电路按照AD9467手册推荐的设计。ADC
2023-12-08 06:52
各位大牛，请教一下。我现在用AD9467-250，采样时钟用AD9517-3出的200MHz，采集70M、0dBm单音信号。频谱上出现较多的杂散。ADC前端电路按照AD9467手册推荐的设计。ADC
2019-01-25 08:21
用FPGA配置AD9467寄存器，能够从寄存器中读出AD9467的相应寄存器的默认值，但写不进去，为什么？既然能读出来，是不是说明我的时序没有问题？
2018-09-26 14:22
我已经看过AD9467的评估板在ZEDboard和KC705的引脚约束为\"LVDS_25\",对应FPGA的BANK VCCO供电2.5V，但是现在我的项目中FPGA BANK 的VCCO供电是1.8V，我对其做引脚约束为\"LDVS\"可行吗？
2023-12-11 06:36
在使用信号发生器和示波器的过程中，输入输出阻抗是可调的，对于硬件电路的输入阻抗1MΩ和输出阻抗1MΩ那位大侠研究过？
2018-12-11 09:48
为什么不同的DAC的输出阻抗会差别这么大？例如，AD5542的输出阻抗约为62.5Kohm，而AD5360的输出阻抗约为0.2ohm？ 不同的输出阻抗，在后面进行运放缓
2023-12-11 06:52
AD9467评估板和HSC_ADC_EVALC评估板测试中，发现上位机和实际波形的频率幅值相差很大，各位这是怎么回事啊。大家帮帮忙，看看这是怎么回事。
2018-10-09 15:48
芯片AD9467,通过修改0x17地址内寄存器值，调整ADC芯片内部DCO输出延时。经过测试，ADC采样率在60MSPS~90MSPS时，采集到的波形数据正常。但当采样率大于90MSPS时，采集到
2023-12-01 07:23
