• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 发现抖动、相位噪声、锁定时间或杂散问题怎么解决

    于相位噪声、锁定时间或杂散却并非如此。表1给出了环路带宽对这些性能指标的影响的大致参考。 性能指标最优带宽备注抖动BWJIT最优值一般为BWJIT。在低集成限制更高的一些情况下,有时较窄的环路带宽实际上效果更好。锁定时间无限VCO

    2022-11-16 07:56

  • 为减少 PLL 锁定时间进行手动频带选择

    2019-04-20 18:03

  • 采用AD9361高性能高度集成的RF收发器

    AD-FMCOMMS2-EBZ,评估板是一款高速模拟模块,旨在展示AD9361,这是一款高性能,高度集成的RF收发器,适用于RF应用,如3G和4G基站和测试设备应用,以及软件定义的无线电。其可编程性

    2019-07-04 14:15

  • 关注或使用AD9361的请进

    `分享一个文档,来自ADI中文技术论坛,是ADI工程师内部整理的,需要的自取哈https://ezchina.analog.com/thread/15118`

    2017-01-19 22:56

  • AD9361评估软件配置

    2021-07-26 07:47

  • 锁相环无法锁定怎么解决

    第1步:验证通信第一步是验证PLL响应编程的能力。如果PLL没有锁定,无法读回,则尝试发送需要最小量硬件命令工作的软件命令。一种方法是通过软件(而非引脚)调节PLL的通

    2022-11-16 06:50

  • 快速解决ADF5356频率锁定

    最近使用ADF5356 | 小数N分频锁相环 (PLL)实现信号源,FPGA控话制SPI,始终不能锁定,初始化配置899MHZ没问题,但是更改N,F值不能锁定,按照手册更改各种参数和配置顺序,硬是

    2018-11-18 20:47

  • 基于Xilinx Zynq-7020和AD9361的口袋式软件无线电解决方案

    AD9361综合射频捷变收发器与Xilinx Zynq-7020可编程系统级芯片相结合,提供频段70MHz到6GHz范围内的2×2MIMO传输路径。在软件上,UN采用DPS HIL(Dingwave

    2016-07-05 13:40

  • 定时器中断的定时时间设定

    #include "project.h"#include "timer.h"//TIM4_Init(2000 ,72);//定时2ms/*定时器中断的定时时间

    2021-08-13 08:39

  • 如何设计并调试锁相环PLL

    )的模型文件已包含在内。如果未包含在内,则仿真器将使用理想参考和VCO进行仿真。若要求高仿真精度,则花在编辑VCO和基准电压源库文件上的时间将会是值得的。PLL使用与放大器类似的负反馈控制系统,因此环路

    2017-03-17 16:25