AD9361在1R1T传输时，当RX_FRAME和TX_FRAME信号为高电平时（即电平模式），AD9361数据收发并口传输时序图？ 数据手册中并口的timming使用的是pulse mode，电平模式的timing
2018-12-19 09:25
1、AD9361正常工作输入功率是多大？器件手册上只标明烧毁功率大约为2.5dBm。2、多片AD9361，怎么能保证所有收发通道幅度一致性和相位一致性，如果有误差，误差是多大？
2018-09-25 17:40
我们准备把AD9361用于TDD系统,但由于时延等问题,想把9361配置成FDD模式,通过外部的开关实现TDD切换;需要了解一下FDD模式下TX通道的杂散/噪底等情况,以便设计开关的
2018-12-27 09:24
我使用ad9361 工作在TDD，lvds模式下；通过enable和txnrx两个管脚控制切换 TDD状态机，使AD9361在alert，Tx，Rx三种状态间切换。现遇
2018-12-27 09:43
设计师反馈:电路板调试过程中，完成AD9361寄存器配置，发射端工作正常，产生840MHz单音信号，软件各部分工作正常，寄存器配置通过。同时，接收端的clk和frame信号也正常，意味着AD9361
2019-07-31 11:05
各位大神们好，我是一名硬件小白，目前在利用AD9361实现无线电的收发功能，可我没有硬件的相关配置经验，所以寻求各位能否给我普及一下硬件配置的大概流程或介绍一下相关文章（文献）都可以，还有就是
2018-08-08 07:17
您好，我对AD9361能否用于TDD LTE存有疑问。问题如下：1、AD9361能否用于TDD LTE？ 2、能否提供针对TDD的校准步骤？ 每个Rx时隙是否都需进行校准，或是只需在通信会话前校准
2018-12-06 09:37
AD9361采用官网zynq7000 no os版本驱动程序进行配置，芯片初始化完成，并且寄存器回读正确，配置AD9361在FDD模式下工作，ad9361有载频信号输出，但是通过FPGA输出数字正弦波信号至
2019-01-14 09:10
AD9361接收通道有做载波同步吗？还是需要在BBP里面做矫正？
2018-12-12 09:27
想用virtex-5配置ad9361，知道基本流程是把AD9361的寄存器的配置信息（地址+数据）先存入rom中，然后走一个状态机，通过SPI一步一步向AD9361里写，请问有大佬有相关代码吗，可以有偿交流
2018-12-04 14:37
