你好，我现在的设计使用AD9122，希望AD9122的输出带宽（60M),设计要求带外滚降1M -20dB，可我设置AD9122，发现其带外滚降只能做到5M -20DB,请问是否有特殊方法，达到带外1m-20DB的要
2023-12-06 06:32
通过FPGA产生正弦波给DAC芯片AD9122，发出的波形如图里面的波形是对的，就是幅度上出现了几十赫兹的幅度变化，是芯片参数设置的问题吗？AD9122的采样率是200MHz，载波频率是12.5MHz
2016-12-05 10:05
请问： AD9122 REFIO管脚没有外接负载，如果没有按手册外接0.1uF电容滤波，对AD9122性能究竟会有什么不良影响，谢谢！
2023-12-15 07:14
AD9122和AD9135基带带宽能达到多少？怎么实现？
2018-09-06 14:32
您好工程师： 当我使用AD9122时，内部锁相环无法完成锁定，参考时钟来自AD9518产生的500MHz时钟，频率倍增产生1GHZ DACCLK 配置如下 0B 20 0C E1 0DD4 0A 电容 0A A0 最后读到0E的7位不能是1，不能完成锁定，希望能帮忙解决，谢谢
2023-12-01 07:29
您好： 我准备用FPGA来对接AD9122，FPGA发送LVDS数据，DAC接收。 如果FPGA是LVDS接收的话，FPGA可以使能内部的差分电阻，就是在P-N之间使能了一个100欧姆的电阻
2023-12-21 08:30
我们使用AD9122产生100MHz的正弦波信号, 幅值应该是400mVpp, 但是只有300mVpp, ad9122的配置如下: PLL 禁用; LVDS接口时钟频率为300MHz
2023-12-14 06:49
FPGA在基带产生I和Q路差分数据，数据速率为122.88MHz，带宽为10M。利用ad9122进行数模转换，ad9122采用字模式，采样频率为491.52MHz，内部使用hb1、hb2，DCI为
2018-09-26 16:51
您好： 我准备用FPGA来对接AD9122，FPGA发送LVDS数据，DAC接收。 如果FPGA是LVDS接收的话，FPGA可以使能内部的差分电阻，就是在P-N之间使能了一个100欧姆的电阻， 现在
2018-10-29 10:34
现在项目用了AD9122这款DAC。用的数据输入时钟fDCI=150MHz（字方式输入），4倍插值fDAC=600MHz。后端与AD5375匹配使用。应用后发现输出信号的本振两边均有150MHz杂波
2018-09-20 15:01
