allegro pcb desiger 导入网表文件出现这个问题，放置元件cannot load symbol'封装名'库的路径设置没问题。
2017-01-09 22:10
导入网络表时候器件排列乱七八糟的为什么啊求大神们帮帮啊
2013-01-17 22:42
pads PCB 转AD9 问题，按网上提示，将pads9.5 导出为3.0版本（也尝试过2005、V5.0），然后用AD9导入文件，在倒数第二步进行不下去了，见图，请
2018-05-05 13:17
AD9在原理图绘制完之后如何生成网表文件？在PROTEL99SE里面我就可以看到相关选项 设计\GREATE NET，AD9就没有这个选项,另外AD9里面也没有电气规则
2012-12-25 10:16
如题，网络表没有任何错误，PCb中导入网络表后，所有封装都在，但是很多元件没有连线，检查了SCH原理图，连接没问题啊，交
2013-01-17 14:46
protel99se 中在PCB文件里面导入网络表成功后,保存就显示backup of PCB1.PCB is too large ,退出后再进去，发现之前
2012-12-16 17:48
我在ad9里把gerber和drill导入进去了，也更新了网表名了，在exportto pcb的时候出现上述的问题，求各位大神帮忙解答一下
2017-07-27 11:17
cadence allegro 16.5软件pcb导入网表时出现以下错误，导致导入失败，无法添加和预览封转元件，求大神解答
2015-12-16 13:37
用multisim画好原理图生成protelPCB网络表，由于在multisim中芯片的电源和接地都是默认的，在导入网络表时出现错误，怎么解决这样的问题呢？
2012-06-20 22:47
导入网表后 有好多这些独立的线段 如何在导入完成后 通过软件来删除？
2019-09-09 23:21
