• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • Allegro关于绕等长的自动功能

    有了单线的自动等长,那就肯定不会放过板上随处可见的差分了,看大招——Auto-interactive Phase Tune。现在板子的速率越来越高,板上的差分线也就跟着越来越多,对内等长的工作量自然就加大了。但是自从有了绕线新功能,就再也不担心绕

    2018-10-19 15:33

  • 等长的命令和技巧

    上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号,为了保证差分信号的信号质量,对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。

    2018-11-29 15:34

  • 以太网布线的差分对等长规则

    分线,千兆模式下是4对差分线。在部分PHY芯片的Datasheet或者应用手册中会给出MII/RMM/GMII/RGMII接口,MDI接口的等长规则,但是很少有厂家提到以太网变压器与RJ45之间的差分对等长规则。

    2019-05-26 09:38

  • 做内层PCB设计需要了解那些内容布局布线和绕等长技术你了解吗

    经常画高速板的同学都知道,10个高速板有9个要绕等长,而且内存出现的频率尤其频繁,整的现在画板子不绕两下都有点不习惯。好在上期给大家介绍了几种快的不能再快的绕等长的方法,用allegro绕等长还是非常任性的。看看下图

    2018-11-11 10:55

  • PCB设计如何实现等长走线

    在 PCB 设计等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样,每个时钟周期可能要采样两次(DDR SDRAM)甚至 4 次,而随着芯片运行

    2020-11-22 11:54

  • Altium Designer更新得那么快,到底应该用哪个版本?

    另一个重要的区别是信号长度算法的改进,提高了高速信号线的等长精度。在AD17之前版本的软件里,计算信号线布线长度的算法并不严格。具体就是当PCB布线的线段有重叠部分时,

    2019-02-04 09:47

  • 看完这一篇你就在面对DDR布线时线长匹配的问题上胸有成竹

    DDR布线在PCB设计占有举足轻重的地位,设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序,线长匹配又是一个重要的环节。我们来回顾一下,DDR布线,线长匹配的基本原则是:地址,控制

    2017-09-01 14:03

  • Allegro的通用等长规则设置方法

    本例需要实现PCI-e金手指到EMMC芯片等长,包括D0-D7,CLK,CMD这10条网络。查看各条网络,确认是否存在串联匹配电阻。本例,仅在时钟线上存在,如下图的高亮器件。

    2019-06-22 09:44

  • 安防监控系统如何选择模拟监控布线和数字监控布线

    安防监控系统,工程布线分为模拟监控布线和数字监控布线,模拟监控布线可以使用网线和监控线来进行

    2018-06-12 10:19

  • PCB布线的三种布线方式解析

    直角走线一般是PCB布线要求尽量避免的情况,也几乎成为衡量布线好坏的标准之一,那么直角走线究竟会对信号传输产生多大的影响呢?从原理上说,直角走线会使传输线的线宽发生变化,造成阻抗的不连续。其实不光是直角走线,顿角,

    2019-09-25 11:53