• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 解析扇入型封装和扇出型封装的区别

    扇出型封装一般是指,晶圆级/面板级封装情境下,封装面积与die不一样,且不需要基板的封装,也就是我们常说的FOWLP/FOPLP。扇出型封装的核心要素就是芯片上的RDL重布线层(可参考下面图表说明

    2023-11-27 16:02

  • Xilinx的三种高扇出解决方法

    Fanout,即扇出,指模块直接调用的下级模块的个数,如果这个数值过大的话,在FPGA直接表现为net delay较大,不利于时序收敛。因此,在写代码时应尽量避免高扇出的情况。但是,在某些特殊情况下,受到整体结构设计的需要或者无法修改代码的限制,则需要通过其它优化

    2019-10-13 14:55

  • 用户可在苹果iOS 14将第三方应用谷歌Gmail设置为iOS默认邮件

    据外媒 MacRumors 报道,苹果 iOS 14 与 iPadOS 14 允许用户将第三方应用设置为 iPhone 和 iPad 的默认浏览器应用。目前,用户还可以将第三方应用谷歌 Gmail

    2020-09-22 17:44

  • 用于扇出型晶圆级封装的铜电沉积

    高密度扇出型封装技术满足了移动手机封装的外形尺寸与性能要求,因此获得了技术界的广泛关注。

    2020-07-13 15:03

  • RDL线宽线距将破亚微米赋能扇出封装高效能低成本集成

    RDL 技术是先进封装异质集成的基础,广泛应用扇出封装、扇出基板上芯片、扇出层叠封装、硅光子学和 2.5D/3D 集成方法,实现了更小、更快和更高效的芯片设计。

    2024-03-01 13:59

  • Spartan-6触发器控制信号的扇出数量统计方式

    Xilinx推荐对于低扇出的触发器控制信号在代码编写时尽量吸收进触发器D输入端之前的LUT中,并在XST的综合属性选项中提供配置项,让XST综合时自动将低扇出的控制信号吸收进触发器D输入端之前的LUT中。

    2023-12-14 15:04

  • LTC6955超低抖动7.5GHz 11输出扇出缓冲器系列技术手册

    LTC6955 是一款具有十一个输出的高性能超低抖动扇出时钟缓冲器。它的 4 引脚并行控制端口允许多种输出设置(3 个和 11 个之间的任意个输出)以及完全关断。利用该并行端口还能够反转交流输出的输出极性,从而简化采用顶部和底部板布线的设计。

    2025-04-09 15:19

  • IC设计知识点:高扇出的危害、RAM相关

    扇出指的是一个逻辑单元驱动的逻辑单元过多。常见于寄存器驱动过多的组合逻辑单元。至于驱动多少逻辑单元算过多,需要根据工艺,后端实现情况以及芯片本身类型来决定。

    2023-03-26 13:45

  • HMC7043高性能、3.2 GHz、14输出扇出缓冲器技术手册

    HMC7043旨在满足多载波GSM和LTE基站设计的要求,并通过多种时钟管理和分配特性来简化基带和无线电卡时钟树的设计 HMC7043提供14路低噪声且可配置的输出,可以灵活地与基站收发台

    2025-04-10 09:38

  • FuzionSC提升扇出型晶圆级封装的工艺产量

    扇出型晶圆级封装最大的优势,就是令具有成千上万I/O点的半导体器件,通过二到五微米间隔线实现无缝连接,使互连密度最大化,实现高带宽数据传输,去除基板成本。

    2022-03-23 14:02