Xilinx Vivado开发环境编译HDL时，对时钟信号设置了编译规则，如果时钟由于硬件设计原因分配到了普通IO上，而非_SRCC或者_MRCC专用时钟管脚上时，编译器就会提示
2024-04-15 11:38
优秀的程序员，一般都是想尽一切办法将程序的错误尽可能地被拦截在运行之前，即编译阶段和预编译阶段的，而不是流出到运行阶段，更不是发生在用户手里的产品中。
2023-10-17 16:44
ASan 是 Address Sanitizer 简称，它是是一种基于编译器用于快速检测原生代码中内存错误的工具。
2022-07-29 16:04
很多STM32开发者使用ARM mdk IDE进行开发，我们知道ARM MDK IDE早已推出ARMClang V6版本的编译器了。不过，当我们把在V5版本经ARMCC编译通过的工程文件放到V6版本ARMClang编译
2023-06-07 12:32
发生在PICC编译器转换两个不同bank指针类型时。在大多数的场合，这个错误是发生在传递一个bank指针给某一个只接受其他bank指针的函数，或者是分配一个bank指针给另外一个bank的指针。 要修正这个错误，你需
2023-01-22 15:03
函数中调用了，而编译器是不支持重入的。因为函数是不能重入的，所以它基于在两个地方同时调用的可能性而报这个错误。有几种办法可以绕开这个问题： 1. 如果ROM空间允许的话，可以把这个函数复制一份并另取一个不一样的名称。一个给中断调用，另一个给主函数调用。 2. 重写
2023-01-22 14:49
这类信息虽然不是错误，不影响编译，但是很可能是程序 bug 的源头，也有助于你寻找代码中的错误，规范代码格式。所以建议每次编译时都加上 -Wall 参数。
2020-08-27 11:34
我们经常使用Xilinx Ise与Modelsim联合仿真，但是经常出现一些由于库没有编译而出现的错误！下面是我总结的方法：
2017-02-11 13:43
当RTL代码修改较少时，使用增量编译功能可以提高工程的编译速度，Incremental Compile增量编译是Vivado提供的一项高阶功能。目的旨在当设计微小的改变时，重用综合和布局布线的结果，缩短
2019-01-22 17:27
增量式编译（Incremental Compilation）是ALTERA为解决大容量FPGA设计编译时间太长的问题给出的一个新式工具！在本文中我们将阐述QIC在缩短编译时间方面的作用。
2012-12-25 11:26
