PCB原理图中引脚如何设置成非
2019-04-08 03:11
candence如何设置引脚不可用eg:在原理图中画了一个元件只有4PIN,但实际封装有5pin，如何设置才能使原理图导入PCB时一一对应不出错呢？除了在原理图中再添加
2018-04-24 14:11
本人想画一个32最小系统图，原理图画好，生成PCB后，引脚变绿了，如图，修改规则组焊层间距为0也还是不行，该怎么设置才行
2019-07-12 00:23
比如：我用AD画PCB，4层板，顶和底层为信号层，中间两侧分别是GND和VCC。假如，现在我有一个元器件的引脚是要接电源层。PCB板上的空都是过孔。我怎么才能把这个引脚
2015-08-16 22:58
protel99se中导入pcb中引脚全变为绿色，怎样设置规则让绿色引脚变为正常
2013-10-26 11:43
使用***导出到PCB后，在ARES界面不能看到引脚连线，已确认net正确，并可以布线，在软件中找不到相关设置，如下图，只有元件显示，无连接线，请问有人知道吗？请赐教。换个电脑可以正常显示，已经重装了软件，并都在系统
2014-01-04 22:56
请问，为什么原理图43号引脚明明设置的是SDA，PCB图43号引脚却显示为SCL？是哪里错了吗？如何改正？
2021-04-12 17:13
ompL137 boot引脚设置，谢谢。除了下载boot 的5个引脚需要设置，其它的boot引脚需要接上下啦电阻吗？谢谢
2018-06-21 10:13
怎样将FPGA时钟引脚作为普通输入引脚设置，在软件中怎样设置？求解答{:2:}
2013-05-21 20:11
/freertos-on-cy8ckit-059-part-1我在这里要添加一个新的操作系统的任务，要给延迟但项目我无法修改延迟。因为我是新来的PSoC你能告诉我如何设置和使用GPIO引脚编程不是vydwr文件，你只是改变引
2019-10-31 09:44
