VISA的“错误输入(无错误)”和“错误输出”两个引脚做什么的?
2014-01-27 20:24
VISA一般都有一个叫“错误输入(无错误)”的输入引脚 和一个叫“错误输出”的输出引脚(见下图)。请问这两个
2014-01-26 21:45
`如图想把qfn封装的芯片引脚引出连接到过孔,导线连接过孔时提示错误, 错误提示:Short-Circuit Constraint Between Track (4130.654mil
2011-11-20 22:33
我刚刚把PSoC创建者3.3升级到CP3(3.3.0.9604),现在我得到两个引脚的下列错误:引脚错误:(USB引脚只
2019-10-18 10:56
嗨,大家好,我正在使用带有z7030的TE0715板。在vivadoI我得到了这个错误:[放置30-575]具有时钟功能的IO引脚和MMCM对的次优放置。如果此子设计可接受此子优化条件,则可
2018-11-09 11:46
FPGA选用alter公司的cyclone V系列,DDR3外接2片,程序调用DDR3 ip核UniPHY,程序综合编译没有问题,只配置了几个引脚定义,就出现了如下错误:Error (14566
2018-04-16 16:35
使用 SPC5 Studio 6.0-Clarke错误:引脚 PIN_TCK:找不到 FunctionRef MSCR_512_0错误:PIN_TCK:找不到 MSCR_512_0
2022-12-08 07:43
嗨,在我的设计中将Clock引脚连接到BUFG时出现以下错误器件为xc7a200tffg1156,引脚编号为P29,是时钟引脚。解决这个问题应该有什么限制?[放置30-
2020-08-04 06:38
嗨,我们在64个LVDS Pairsare中使用virtex6系列,但是在64对中,55对连接到SRCC引脚(AV13和AV14),然后我们得到错误:PACK:1107:Pack无法组合符号
2020-06-17 12:16
v6.0 更新到 v6.1.1 后出现同样的问题,备用引脚不再显示。这是一个错误吗?或者会不会是别的东西...谢谢你
2022-12-05 06:30