该项目的 RTD 版本已从 2.0 升级到 3.0。 报错： 1.linker_flash_s32k312.ld:1:语法错误； 2. linker_flash_s32k312.ld:1：忽略
2023-05-23 07:46
问一下，我用AD10画的原理图编译出现警告：Nets Wire PF11 has multiple names (Net Label PF11,Net Label T_MOSI).这个问题可以忽略吗，可以怎么解决
2019-09-18 02:50
各位大神：小弟在使用PADS9.5时，画完PCB检查时，在SOLDER MASK BOTTOM有很多孤立的开窗。pads会报错，请问如何忽略掉或者不报错？
2014-05-04 13:04
各位朋友，我刚学pads没多久 ，发现别人给我的pads的原理图和pcb，我试着同步的时候经常弹出好多报错的对话框，我不知道哪些是真正的错误，哪些是可以忽略的，另外我自己从一个pads的原理图
2012-05-16 23:53
若不按照官方文档中的NICE核指令格式自定义指令，主处理器会如何处理该指令？主处理器正常派发该指令给协处理器，报错或者卡死或者忽略？
2023-08-17 06:41
lvs时怎么忽略电路的一个器件或者cell
2021-01-01 07:42
1.zero hole size multi-layer pad(s) detected这个问题是怎么样解决呢？可以直接忽略嘛？这个问题在message中没有出现,只在DRC的报告里有2.为什么我确认线都连上了，message还报错说我没有连线
2019-09-02 20:00
因为板子很简单，就是两个接插件，相应的管脚相连即可，所以我想直接画板子了。但是连线的时候会报错P\L。我就想请教各位达人连线的问题怎么解决，是直接连然后忽略DRC呢，还是创建网络？如果创建网络连接在ALLEGRO中怎么创建？
2013-01-03 14:30
空闲线程报错这是什么意思啊
2023-01-31 15:39
一个双路运放有两个部分，PartA、B，每个部分都有引脚4、8是接正负5V的。如果只接PartA的4、8引脚，而PartB部分的4、8引脚空置，但是在规则检查时就会报错，提示引脚重复。怎么解决？直接忽略吗？谢谢！
2017-11-15 18:02
