PCB电器规则检查出现如下所示的错误时怎么回事？ 急！！急！！急！！求高手ViolationNet V+5is broken into 2 sub-nets. Routed To 94.12
2014-07-17 11:15
这是一个我自己用PADS9.5练习画的4层PCB板，从原理图导过来时没有出现错误，但是我在PCB规则检查时
2014-02-21 20:26
我将CCS3.3的工程导入CCS5.4中我自己在头文件中，可以编译，自己设置了语法错误，编译过程中可以检查出.c和.h
2017-11-03 20:42
请教大家一下，我用的AD版本是17.0.6，在PCB布线中走图中那种直角的丁字线，然后在DRC检查的时候出现Un-Routed Net Constraint: Pad
2020-07-03 18:51
PCB设计中Room指的是什么？他有什么优点？
2012-09-28 07:47
PCB板中规则检查出现这个问题 Net Antennae (Tolerance=0mil) (All)，找到问题是芯片WM8978那里出的问题，PCB
2019-08-02 01:01
DRC检查是依据自行设置的规则进行的。例如自己设置的最小间距是8mil，那么实际PCB中，出现小于6mil的间距就会报错。并不是DRC有
2019-07-04 09:10
误操作导致线没有连接，只是搭接上了，这种错误能软件检查出来吗？
2019-05-14 23:54
原理图倒到PCB出现所有器件全绿，已经删除ROOM，把器件间距拉开也试过了，还是所有的全绿
2014-09-18 09:46
要知道在大工程设计pcb时，出现多个重复的电路模块时，合理的使用room拷贝能大大的减轻工作的压力，加快工作的效率，如下图所示，要设计16路相同的电路，如果手动布局，不仅不美观，同时也会影响心情
2017-04-14 14:58
