嗨，我是这个论坛的新人。我有一点关于fifo_generator_v9_2的问题，当我尝试为spartan6生成一个fifo ip_core时，控制台上会出现以下警告：警告：sim - 组件
2019-11-11 16:28
\\\Edult\St.H:7:4：警告：在将来的版本中，将从MPLAB XC32 C/C++编译器中删除该文件中的PLIB函数和宏。这个文件将在未来版本
2019-10-10 07:53
HiI我正在使用spartan 6，我使用ISE模板为spartan 6使用块ram（RAMB16BWER_inst：RAMB16BWER）但是当系统发挥作用时，会发生转换警告：NgdBuild
2019-08-05 08:28
keil中，函数定义了但没用，怎么让编译器不警告？或不编译？
2020-03-11 04:37
升级到XC 1.45之后，我得到了一些（非常多）不同的警告。用于编译的代码，没有警告。默认级别被设置为默认-3.示例：一个警告在Microchip标准库
2020-03-18 08:02
嗨伙计，什么表明下面粘贴的严重警告？[Synth 8-5744]在顶层模块design_1_wrapper中没有为引脚fdata_out [14]创建Inout缓冲区，其他连接可能没有缓冲区连接如何从这个严重警告
2020-05-22 15:58
我正在获取警告信息，例如“在设备的布局器数据文件中找不到全局时钟IO数据”在ISE中的地方和路线阶段为celoxica rc10板（spartan3）。任何人都可以理解
2018-10-24 15:26
您好 在映射和布局布线中，我正在收到警告。我无法删除它。我该怎么知道这个问题警告：参数：288- 信号lane2 / U0 / xst_fifo_generator / gconvfifo.rf
2018-10-18 14:46
你好 ，我想将我的 STM32F769 探索板设置为 USB 主机。我使用 STM32CubeMX：Middleware-> USB_HOST-> Class
2023-01-05 08:17
我想请教一个问题就是怎么才能让两个器件的丝印靠在一起而不出现警告？我在规则设置中已经把丝印间距设置为0了，但是两个电阻靠在一起还是有警告？ 怎么才能不显示
2019-04-12 06:36
