我（菜鸟）在画一个简易的PCB板， 有两个元件，每个元件标号都是1和2，也有原理图，为什么生成PCB的时间，是一个
2019-09-26 01:35
如题，网络表没有任何错误，PCb中导入网络表后，所有封装都在，但是很多元件没有连线，检查了SCH原理图，连接没问题啊，交叉点也加了连接点，原理图检查了若干遍，可就是导入
2013-01-17 14:46
protel99生成网络表有些元件没有连线.在添加网络表时有一些元件没有飞线。ERC检查没有问题，然后加载到PCB时也没
2019-09-29 10:32
为什么画出的原理图生成PCB后所有元件会聚集在一起？
2015-07-30 13:22
是这个样子的，我画好SCH图后，检查好封装，生成网络列表后，在PCB中导入网络列表后也没有出错，但是在导入
2012-10-04 23:40
自己在摸索着学用AD10做PCB。做了一个51单片机+12864的sch。不知为什么在做pcb的时候，有些元件不连线或乱连线
2013-01-05 22:49
有时候我生成PCB后，会出现一个框，框外的元件都变成了绿色，请问这是什么原因？是不是哪里出错了？求高手解答
2012-04-22 16:56
本帖最后由 fwgman 于 2012-6-23 15:32 编辑 刚学的PROTEL，自己做的封闭，但是在生成网络表时，在网络表上有些元件没有连线，单独在一起，是哪里出了问题呢？网上
2012-06-23 15:29
求在Linux中生成新的gcc工具链后，如何使用链接脚本来生成能够被e203使用的.verilog文件，希望老师能够提供较为详细的步骤指导，万分感谢！
2023-08-12 07:11
画原理图后生成PCB板时里面的BGA元件没有和任何元件连接 在原理图中是有连接的 求问是什么原因
2013-10-13 11:23
