你好朋友。我想使用Virtex ISERDES_NODELAY对快速4线总线进行反序列化。总线大约为700 MHz。我想确保反序列化的信号不是异相的。我的意思是，如果其中一个ISERDES由于内部路由延迟而稍后将复位
2020-06-01 16:54
关于c语言序列和反序列化的知识点你就懂了
2021-10-15 08:47
当我阅读 AN13275 文档“How to enable linux BSP L5.4 on a new imx8/8x board”时，有一个关于在下表中添加序列化器、解串器驱动程序的问题这些
2023-03-15 06:48
xapp1064的应用程序（serdes_1_to_n_clk_ddr_s8_diff.v andserdes_1_to_n_data_s8_diff.v）。当反序列化因子设置为6时，我
2019-06-10 14:12
接收通过LVDS接口和数据方面的时钟。我需要反序列化这些数据。如果我将使用SERDES Xilinx logiCoreSelectIO向导。我需要在SDR模式下设置反序列化因子6：1。和一
2020-03-09 09:26
嗨，我有一个项目，我必须在发送器端序列化16位数字输入数据，然后在接收器端反序列化数据。这种数字链路的预期速度是100MHz-500MHz。这种实现必须是系统同步的，即没有任何时钟转发，我必须在Rx
2019-08-06 10:31
Soft TEMAC。数据成功发送到PC，但位于BANK2的第4个通道的数据不正确。前3个频道的数据与预期一致。我正在使用Xilinx EDK 14.3来实现设计。有没有人在这样的配置中成功地反序列化
2019-07-18 07:22
com.st.stm32cube.ide.mcu.toolchain.armnone.setup.CrossBuiltinSpecsDetector 时出现问题序列化语言设置时出错尝试序列化语言设置时出现内部错误无法写入文件：C:\STM32SecuWS
2023-01-09 08:59
我真的不明白ISERDES的级联是如何工作的。我想做1:13反序列化，其中13位串行进入，我得到一个13位字。当我阅读文档时，ISERDES级联只能产生1:10或1:14，** **不是** 1
2020-08-13 08:44
嗨， 我正在使用GTP收发器发送器来序列化我的20位视频数据，我提供了refclk并且可以得到正确的txusrclk，信号txreset很低，plldet和resetdone都很高。但是我无法获得
2019-05-27 13:26
