• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • Xilinx FPGA DDR4接口应用分析

    本内容主要分析了基于FPGA的系统需求,赛灵思UltraScale FPGA DDR4和其他并行接口分析以及针对高性能高

    2016-08-03 19:37

  • Xilinx FPGA提供DDR4内存接口解决方案

    Xilinx 提供了UltraScaleFPGA器件的高性能DDR4内存解决方案,每秒数据速率高达2400 Mb。UltraScale器件采用ASIC级架构,可支持大量I/O和超大存储带宽,并能够

    2020-05-28 15:00

  • 适用于Xilinx Virtex-7 FPGA开发板的32位DDR4 SDRAM分享

    适用于Xilinx Virtex-7 FPGA开发板的32位DDR4 SDRAM

    2020-12-30 07:39

  • DDR4,什么是DDR4

    DDR4,什么是DDR4 DDR 又称双倍速率SDRAM Dual Date Rate SDRSM DDR SDRAM 是一种高速CMOS动态随即访问的内存美国JED

    2010-03-24 16:08

  • Xilinx UltraScale FPGA 帮助实现海量 DDR4 内存带宽

      和  Xilinx Ehab Mohsen  聊到了将  DDR4  与  Xilinx UltraScale™ FPGA  相结合可实现的惊人性能优势和功能。 立

    2017-02-09 06:18

  • FPGA检测DDR4坏了的cell

    怎么FPGA检测内存条DDR4坏的单元数呢?1.我可以一个仅支持DDR3的memory controllor的

    2016-09-28 14:35

  • Xilinx DDR4控制器和接口的速度运行是2400 Mb/s

    在安捷伦最新的测试解决方案之一Infinium 90000X系列示波器上验证,UltraScale FPGA上运行的2400 Mb / s DDR4内存接口设计具有出色的信号质量和JEDEC兼容性。

    2018-11-30 06:01

  • FPGA DDR4读写实验

    为何可以达到 8 倍预取和 DDR4 内部的双沿采样,FIFO 缓冲,写数据逻辑结构有关)。2 MIGIP介绍 MIG IP 核是 Xilinx 公司针对 DDR 存储器开发的 IP,里面集成存储器

    2024-09-13 20:18

  • UltraScale架构DDR4 SDRAM接口的秘密

    作者:Steve Leibson, 赛灵思战略营销与业务规划总监 Adrian Cosoroaba和Terry Magee在本月MemCon上给出了关于DDR4 SDRAM接口的详细展示,该演示

    2017-02-08 14:03

  • DDR4接口引脚定义及功能

    DDR4(Double Data Rate 4接口引脚的具体定义和功能是一个复杂且详细的话题,涉及到电源、地、控制信号、时钟信号、地址信号以及数据信号等多个方面。

    2024-09-04 12:39