亲爱的朋友们，作为一个业余爱好者，我想问一个关于通过板载USB端口连接我的CoolRunner-II CPLD入门套件的问题。是否可以使用板载USB设备对CPLD进行编程，然后将其作为已实现应用程序的通信接口进行优化？如果有可能，我应该怎么做？ :)或者我需要实现
2019-08-20 10:48
你好。我试图了解Xilinx参考设计（XAPP391：使用CoolRunner-II CPLD设计16b / 20b编码器/解码器））。当执行功能模拟（包括在下载文件中）时，解码器的错误检测信号在
2018-09-28 11:18
我正在设计包含CoolRunner II XC2C64A-7VQG100I和Spartan 6 XC6SLX45-2CSG324C的硬件。我正在设计能够为配置存储器添加内存模块的电路板。这样做我选择
2019-07-02 11:04
Xilinx—FPGA中文实例教程Spartan-3E入门实验板使设计人员能够即时利用Spartan-3E系列的完整平台性能。设备支持：Spartan-3E、CoolRunner-II关键特性
2012-02-28 15:51
後視鏡加行車記錄儀功能模塊
2012-02-24 11:39
XC2C32A CoolRunner-II CPLD 的一般IO 輸出電流是多少呀，採用了RC濾波，如果發現IO輸出控制端延遲了，但電容不能減小，EMI會不過，那電阻能縮小到什麽程度呢，求有相應中文資料或大神解釋相關應用
2013-11-04 14:31
=1200bps）。 12.高可靠性，體積小、重量輕。 採用高性能單片處理器ATMega8L,外圍電路少，可靠性高，故障率低。 13.兩種接口收發等待時間。 可設置的接口等待時間使用模
2010-01-15 17:45
)• Virtex-E FPGA(XCV5)• SPARTAN-6 FPGA(XC6S)• SPARTAN-3 FPGA(XC3S)• CoolRunner-II CPLD(XC2C)• 配置存储器完整版资料：Xilinx公司产品导购手册[hide][/hide]
2012-02-28 16:43
想請教各位目前使用的是DAC8563模塊我用timer中斷想打出一個1khz的sine波，但是出來只有819Hz左右(打1.5khz sine波只有1.056khz)，請問這是因為SPI寫入造成延遲，才會讓timer不準嗎?還是有其他原因?arr=225,psc=
2022-03-05 17:41
于嵌入式、移动端、pc 端。LCD 分类如下：按信号类型分为 TTL/LVDS/EDP/MIPI 几大类别按材质分类分为（针对 TFT-LCD） TFT-TN/TFT-IPS/TFT-VA。接口类型分为：RGB 模式
2021-12-17 06:35
