今天发布一个Vivado 下固化 FLASH的压缩和提高加载速度的技巧和方法。这个方法对于需要快速加载程序的场合特别有用比如PCIE 需要满足200MS的加载时间才能实现上电后系统能够识别到开发板。
2019-04-20 10:39
最近在支持一个i.MX RT1170欧美客户，客户项目里选用了来自Micron的四线NOR Flash - MT25QL256ABA8E12-0AAT作为启动设备，一般读写倒是没有问题，但是在 Segger J-Flash下烧写遇到了特定区域内校验
2022-10-27 09:02
判断将要写入Flash的数据容量大小，数据容量小于剩余地址数，表示可以将所有数据写入Flash，而没有扇区边界问题；如果超过地址数则要在数据容量的边界位置做个记号。
2018-09-19 08:51
，发现Modelsim10.5的版本也是可以使用的。笔者尝试过Modelsim10.4，发现该版本不支持。所以需要使用Vivado2017.3来调用Modelsim的工程师，需要选择正确的Modelsim版本。否者将调用失败。
2019-03-30 09:51
在调试Vivado 过程中，由于生成的BIT文件过大，而我使用的FLASH又是32MBIT的，出现了FLASH过小，无法烧录的情况。
2018-12-22 14:21
此篇文章里，我们将通过使用InTime来检验Vivado 2017.1和Vivado2016.4之间的性能对比。 概要：分别进行了3个Vivado 2017.1对Vivado
2018-07-04 11:23
在固化时，会遇到找不到flash器件的问题，这里稍微作个总结: （针对xinlinx的芯片）。
2023-06-21 10:06
FPGA升级防砖也即支持FALLBACK模式，赛灵思官方的指导文档里也进行了相应的指导说明。对于FALLBACK模式，最重要的就是要构建起一个FLASH镜像文件。
2018-08-29 11:38
Vivado可以导出脚本，保存创建工程的相关命令和配置，并可以在需要的时候使用脚本重建Vivado工程。脚本通常只有KB级别大小，远远小于工程打包文件的大小，因此便于备份和版本管理。下面把前述脚本升级到Vivado
2022-08-02 10:10
有时我们对时序约束进行了一些调整，希望能够快速看到对应的时序报告，而又不希望重新布局布线。这时，我们可以打开布线后的dcp，直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
2024-10-24 15:08
