请问在vivado中修改了DTCM的大小后，如何在nuclei studio 中对应地修改内存的大小？
2023-08-16 06:54
我使用的是vivado软件和modelsim联合仿真，但是每次vivado中的测试文件修改之后，我都是关闭modelsim再点击vivado中的simulation重启
2017-12-15 20:53
e203自定义指令硬件模块设计，修改内核，综合没错误，软件也修改工具链通过并产生verilog文件，但在vivado硬件里自定义指令识别为非法指令怎么解决
2025-03-07 07:34
你好，我正在考虑从2015.4到2016.1更新Vivado版本。我有任何问题。[1] I / O端口列表文件在实现设计之后，我可以使用命令[File] - [Export] - [Export I
2020-04-27 09:40
xilinx EDF已经综合过的网表文件怎样添加到Vivado工程中?买了一个第三方的IP，给出了端口列表和核心模块发射机的.edf已经综合过的网表文件，该网表文件里面富含了大量的信息，我想知道edf文件怎样添加到
2016-09-07 11:34
Vivado下怎么查看各子模块的资源占用？
2021-01-26 06:08
进行路由，但它处于实现阶段，永远不会在vivado日志控制台中显示警告消息：无法创建'IBUF_LOW_PWR'约束，因为net'pll80Mhz / clk_in1'未直接连接到顶级端口
2020-05-06 10:32
如何修改IO端口配置？
2021-11-05 08:53
我正在研究根端口的枚举，我需要使用PCIe端口X0Y1，但GUI没有它可用。我使用HTG-FMC-PCIE子卡作为第二个PCIe端口。它需要此端口能够作为x4
2019-10-09 08:52
嗨，在网络实施期间，当我将用户ILA端口从3个端口扩展到11个端口时，会生成以下消息：[Vivado_Tcl 4-131] Power Optimization遇到异常
2018-11-08 11:29
