• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • Vivado使用误区进阶——在Vivado中实现ECO功能

    关于Tcl在Vivado中的应用文章从Tcl的基本语法和在Vivado中的应用展开,介绍了如何扩展甚至是定制FPGA设计实现流程后,引出了一个更细节的应用场景:如何利用Tcl在已完成布局布线的设计上

    2017-11-18 18:26

  • 用TCL定制Vivado设计实现流程

    今天推出Xilinx已发布的《Vivado使用误区进阶》系列:用TCL定制Vivado设计实现流程。

    2023-05-05 09:44

  • 时序分析的基本步骤

    在《vivado使用误区进阶》中,提到了一种叫 UltraFAST 的设计方法。

    2022-03-30 11:53

  • 三重好礼,热辣来袭!Vivado进阶之路现已开启!

    可能会让您无所适从,您真的了解和掌握了这款工具?还有全新的系统设计方法学?您真的体会到了Vivado设计套件的强大与高效吗? 《Vivado设计误区进阶》汇集了赛灵思

    2017-02-09 04:32

  • 介绍使用Vivado HLS时的几个误区

    在实际工程中,如何利用好这一工具仍值得考究。本文将介绍使用Vivado HLS时的几个误区

    2018-01-10 14:33

  • Vivado使用进阶:读懂用好Timing Report

    《XDC 约束技巧》系列中讨论了XDC 约束的设置方法、约束思路和一些容易混淆的地方。我们提到过约束是为了设计服务,写入 Vivado中 的 XDC 实际上就是用户设定的目标,Vivado

    2023-05-04 11:20

  • 数字设计FPGA应用:硬件描述语言与VIVADO

    本课程以目前流行的Xilinx 7系列FPGA的开发为主线,全面讲解FPGA的原理及电路设计、Verilog HDL语言及VIVADO的应用,并循序渐进地从组合逻辑、时序逻辑的开发开始,深入到FPGA的基础应用、综合应用和进阶应用。

    2019-12-05 07:06

  • Vivado 2017.1和Vivado 2016.4性能对比分析

    此篇文章里,我们将通过使用InTime来检验Vivado 2017.1和Vivado2016.4之间的性能对比。 概要:分别进行了3个Vivado 2017.1对Vivado

    2018-07-04 11:23

  • Verilog HDL语言及VIVADO的应用

    中国大学MOOC 本课程以目前流行的Xilinx 7系列FPGA的开发为主线,全面讲解FPGA的原理及电路设计、Verilog HDL语言及VIVADO的应用,并循序渐进地从组合逻辑、时序逻辑的开发开始,深入到FPGA的基础应用、综合应用和进阶应用。

    2019-08-06 06:12

  • 【shell脚本进阶】几个常用的shell进阶脚本

    【shell脚本进阶】几个常用的shell进阶脚本

    2022-09-19 08:59