集赛灵思多年投资和35年架构之大成，基于7nm工艺，多核异构且能灵活改变，面向所有开发者和各种应用的Versal 宣布发货了！
2019-07-31 17:06
Versal HBM 栈可通过内部 HSM0 参考时钟来进行时钟设置，此参考时钟是由 CIPS 或外部时钟源生成的。
2023-06-05 09:41
为了应对无线波束形成、大规模计算和机器学习推断等新一代应用需求的非线性增长，AMD 开发了一项全新的创新处理技术 AI 引擎，片内集成该AI Engine的FPGA系列是Versal™ 自适应计算加速平台 (ACAP) 。
2024-04-09 15:14
Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器，PL 端可编程逻辑部分，PMC 平台管理控制器，AI Engine 等模块，与以往的 ZYNQ 7000 和 MPSoC 不同，Versal 内部是通过 NoC 片上网络进行互联。
2024-03-06 18:12
今年3月份，赛灵思（Xilinx）历史上第四位全球CEO Victor Peng 先生在北京正式宣布赛灵思将推出“自适应计算加速平台”ACAP。Victor 表示：“作为可以和CPU、GPU
2018-10-05 09:04
本篇博文涵盖了有关使用 PetaLinux 命令行来对 Versal Adaptive SoC 的 PetaLinux BSP 运行 QEMU 的信息，并演示了 QEMU 支持的部分网络选项。
2023-04-20 10:40
本篇博文侧重于提供 Versal GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。
2022-11-23 10:02
Versal 系列的 DMA axi bridge 模式可以在 PL 的 QDMA IP 或者在 CPM（The integrated block for PCIe Rev. 4.0
2023-05-10 09:47
AMD自适应计算加速平台（ACAP）是一个完全软件可编程资源集合，这些资源结合在一起构成片上系统 (SoC)，包括以下主要的资源块
2023-11-27 14:12
接着上一篇“AMD Versal系列CIPS IP核介绍”文章来进一步讲解如何来建立CIPS IP核示例工程。
2023-12-05 13:34
