实值建模（RVM）是一种方法，你可以通过它来执行模拟或验证采用离散模拟实值的混合信号设计。这只允许使用模拟该数字解算器，
2021-03-28 11:14
1、数模混合信号建模语言Verilog-AMS 很多人做模拟电路的朋友，都希望有一款“模拟FPGA”，希望有一个“模拟的Verilog”，但现实是没有“模拟的Verilog
2022-10-14 14:48
Verilog HDL那些事儿建模篇：在众多的Verilog HDL 参考书，隐隐约约会会出现这样的一个“建模”。建模在
2020-04-20 15:45
是建模而不是写程序呢？ 这里拿mcu和FPGA做对比，这个对比比较合适因为C+MCU与verilog+FPGA。muc是死的方案商对他的逻辑单元功能单元已经固话，说一个mcu可以做什么有多少逻辑单元是死
2017-01-11 15:00
verilog和vhdlTestbench编程指南，比较详细的讲解了2中语言激励的编写，值得一看，共40页，附上图（帖子一定要认真发φ(≧ω≦*)♪φ）
2017-07-07 09:03
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Verilog HDL
2017-12-08 14:39
本帖最后由 IC那些事儿 于 2020-11-30 19:05 编辑 Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象
2020-11-30 19:03
PADS AMS 设计套件是一个完整的设计输入解决方案和模拟、混合信号 (AMS) 虚拟原型环境。它功能强大且效率极高，因此当今主流工程师可利用它更方便快捷地进行电子产品设计，同时也可确保其设计意图、性能和可靠性得到落实。
2019-10-08 11:54
AMS1117是一个三端稳压器，它的稳压调整管是由一个PNP驱动的NPN管组成，有固定和可调两个版本可用，输出电压可以是：1.2V，1.5V，1.8V，2.5V，2.85V，3.0V，3.3V
2021-11-16 06:41
新手学习SystemVerilog & UVM指南 从刚接触System Verilog以及后来的VMM，OVM，UVM已经有很多年了，随着电子工业的逐步发展，国内对验证人才的需求也会急剧
2015-03-11 16:24
