嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述前言一、Verilog HDL
2021-11-08 09:30
本帖最后由 IC那些事儿 于 2020-11-30 19:05 编辑 Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象
2020-11-30 19:03
关键字：Altera 、FPGA、软硬件协调设计（Verilog & C）、CPU、总线、外设FPGA硬件结构知识Verilog HDL语言编程基础FPGA常用
2021-12-22 08:06
本合集资料包括：1.Verilog HDL程序设计实例详解2.Verilog HDL经典教程3.Verilog
2020-08-21 10:06
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 Verilog HDL
2017-12-08 14:39
1.1 FPGA双沿发送之Verilog HDL实现1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA双沿发送之Verilog
2021-07-26 06:20
讲授内容EDA设计方法学；Verilog HDL语言；数字电路与系统设计；高级描述语言及工具使用；
2017-11-30 12:36
讲授内容EDA设计方法学；Verilog HDL语言；数字电路与系统设计；高级描述语言及工具使用；
2017-11-30 12:38
讲授内容EDA设计方法学；Verilog HDL语言；数字电路与系统设计；高级描述语言及工具使用；
2017-11-30 12:44
讲授内容EDA设计方法学；Verilog HDL语言；数字电路与系统设计；高级描述语言及工具使用；
2017-11-30 12:46
