Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
2019-11-20 07:00
Verilog HDL语言实现时序逻辑电路 在Verilog HDL语言中
2010-02-08 11:46
数据流模型化 本章讲述Verilog HDL语言中连续赋值的特征。连续赋值用于数据流行为建模；相反，过程赋值用于（下章的主题）顺序行为建模。组合逻辑电路的行为最好使用连续赋值语
2021-03-05 15:38
在Verilog中有两种类型的赋值语句：阻塞赋值语句（“=”）和非阻塞赋值语句（“=”）。正确地使用这两种赋值
2021-12-02 18:24
Verilog HDL语言简介 1．什么是Verilog HDLVerilog HDL是硬件描述
2010-02-09 08:59
本文档的主要内容详细介绍的是Verilog教程之Verilog HDL程序设计语句和描述方式。
2020-12-09 11:24
采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显
2009-08-21 10:50
在C语言中，有三种条件判断结构：if语句、if-else语句和switch语句。
2023-08-18 16:36
本章介绍Verilog HDL的基本要素，包括标识符、注释、数值、编译程序指令、系统任务和系统函数。另外，本章还介绍了Verilog硬件描述语言中的两种数据类型。
2016-04-25 16:09
硬件描述语言基本语法和实践 （1）VHDL 和Verilog HDL的各自特点和应用范围 （2）Verilog HDL
2019-07-03 17:36
