• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 4x4鍵盤識別

    4x4鍵盤按4行4列組成如圖結構。按鍵按下將會使行列連成通路,這也是見的使用者鍵盤

    2008-10-17 15:18

  • 國巨公司宣佈與子合併

    2008 年8 月27 日國巨公司宣佈與子合併國巨公司今日(27)宣佈將以現金3.82 億元,收購亞其餘股東持有之14.74%股權,百分百完全吸收合併

    2008-08-28 12:32

  • 子構裝製造技術

    子構裝製造技術 IC晶片必須依照與外界之連接,才可正常發揮應有之功能。用於封裝之材料主要可分

    2008-10-27 15:51

  • 什么是Verilog HDL

    什么是Verilog HDLVerilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统

    2009-01-18 14:53

  • Verilog HDL语言简介

    Verilog HDL语言简介 1.什么是Verilog HDLVerilog HDL是硬件描述语言的一种,用于数

    2010-02-09 08:59

  • Verilog HDL verilog hdl和vhdl的区别

    Verilog HDL是一种以文本形式描述数字系统硬件的结构和行为的硬件描述语言,也可描述逻辑电路图、逻辑表达式等。Verilog HDL和VHDL是目前主流的、最受欢

    2021-07-23 14:36

  • Verilog HDL程序基本结构与程序入门

    Verilog HDL程序基本结构与程序入门 Verilog HDL程序基本结构  Verilog

    2010-02-08 11:43

  • VHDL和Verilog HDL语言对比

    VHDL和Verilog HDL语言对比 Verilog HDL和VHDL都是用于逻辑设计的硬件描述语言,并且都已成为IEEE标准。VHDL是在1987年成为IEEE

    2010-02-09 09:01

  • 二十进制编码器及Verilog HDL描述 Verilog HDL程序的基本结构及特点

    节通过硬件描述语言Verilog HDL对二十进制编码器的描述,介绍Verilog HDL程序的基本结构及特点。

    2023-08-28 09:54

  • always block內省略else所代表的 (SOC) (Verilog)

    。Introduction在C語言裡,省略else只是代表不處理而;已但在Verilog裡,省略else所代表的是不同的

    2018-09-28 11:16