• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • PCB LAYOUT術解釋

    PCB LAYOUT術解釋 PCB LAYOUT 術解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER M

    2008-07-18 12:31

  • 用樹莓派探索以太坊 - 第1部分: (繁體)

    在Pi 3B型上安裝並運行以太坊區塊鏈客戶端。 區塊鏈現在是一個令人難以置信的熱話題,並且已經有一段時間了,這在很大程度上是因為加密貨幣- 主要是比特幣- 似乎為他們的早期採用者在一夜之間產生的財

    2018-04-13 09:48

  • verilog是什么_verilog的用途和特征是什么

    本文首先介绍了verilog的概念和发展历史,其次介绍了verilog的特征与Verilog的逻辑门级描述,最后介绍了Verilog晶体管级描述与

    2018-05-14 14:22

  • always block內省略else所代表的電路 (SOC) (Verilog)

    的電路。Introduction在C裡,省略else只是代表不處理而;已但在Verilog裡,省略else所代表的是不同的電路。always@(a or b or en)  if (en

    2018-09-28 11:16

  • Verilog语法基础

    Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一

    2019-03-08 14:29

  • Verilog 测试平台设计方法 Verilog FPGA开发指南

    Verilog测试平台设计方法是Verilog FPGA开发中的重要环节,它用于验证Verilog设计的正确性和性能。以下是一个详细的Verilog测试平台设计方法及

    2024-12-17 09:50

  • Verilog与VHDL的比较 Verilog HDL编程技巧

    Verilog 与 VHDL 比较 1. 语法和风格 VerilogVerilog 的语法更接近于 C 语言,对于有 C 语言背景的工程师来说,学习曲线较平缓。它支持结构化编程,代码更直观,易于

    2024-12-17 09:44

  • Verilog 与 ASIC 设计的关系 Verilog 代码优化技巧

    Verilog与ASIC设计的关系 Verilog作为一种硬件描述语言(HDL),在ASIC设计中扮演着至关重要的角色。ASIC(Application Specific Integrated

    2024-12-17 09:52

  • 什么是Verilog HDL?

    什么是Verilog HDL? Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统

    2009-01-18 14:53

  • 如何使用Icarus Verilog+GTKWave来进行verilog文件的编译和仿真

    本文将介绍如何使用Icarus Verilog+GTKWave来进行verilog文件的编译和仿真。 Icarus Verilog Icarus Verilog极其小巧

    2021-07-27 09:16