FPGA逻辑设计中通常是一个大的模块中包含了一个或多个功能子模块，verilog通过模块调用或称为模块实例
2021-04-30 09:30
明德扬设计规范对电路设计做了较高的要求，其目就在于用最简单的代码、最简洁的方式，设计出最易读、最健壮、最高效的Verilog代码。看过FPGA代码的同学，应该能够发现代码里基本上就是always语句
2015-05-22 16:59
本帖最后由 lee_st 于 2017-10-31 08:46 编辑 Verilog语法基础讲解之参数化设计
2017-10-21 20:56
。退出这个行业？显然是不现实的，那么目前有相当的一部人选择去进修，却又不知道如何快速学习掌握PLC？PLC有哪些入门技巧呢？我们今天就来讲解一下。 谈到学习PLC，很多人可能就会选择自学，尤
2021-07-01 10:07
Verilog设计快速入门秘籍，拿走不谢！
2023-11-03 12:00
子情境一：简单实例助你快速掌握PROTEUS的用法 12子情境二：用发光二极管实现流水灯乒乓球效果 25子情境三：数码管动态扫描 30子情境四：定时/计数器的使用——方波发生器 37子情境五：单片机
2019-04-17 08:22
，是我们在例化正常的GXB通道的时候配置界面第一页，可以看到左边的GXB框图中包含了我们在datasheet中看到的所有的各个模块，比如接收通道的解串、对齐、8b10b解码以及相位补偿FIFO等
2014-12-03 16:04
掌握和精通matlab之gui设计
2012-08-16 19:24
初学者如何快速掌握
2014-04-22 16:30
过1位全加器的详细设计，掌握原理图输入以及Verilog的两种设计方法。
2021-11-08 07:57
