我有一个VHDL的程序，但是没学过veriloghdl ，想求助高手帮忙改一下，改成veriloghdl。我有源程序，都已经编译好了。
2016-06-04 10:12
：电子技术设计的核心是EDA，目前，EDA技术的设计语言主要有VerilogHDL和VHDL两种，相对来说VerilogHDL语言相对简单，上手快，其语法风格与C语言类似，据统计，
2018-05-04 12:06
protel简明教程
2013-01-13 13:47
VerilogHDL语言设计入门1．1 HDL发展概述1．2 与VHDL和C语言的比较1．3 VerilogHDL语言开发流程1．4 VerilogHDL程序的基本结
2012-02-07 10:25
verilogHDL中的｛｝用法，求详解。
2015-03-22 23:48
简明教程希望对你有用
2015-03-27 11:11
Vivado 简明教程
2018-05-07 11:25
可综合的VerilogHDL设计实例在前面七章里我们已经学习了VerilogHDL的基本语法、简单组合逻辑和简单时序逻辑模块的编写、Top-Down设计方法、还学习了可综合风格的有限状态机
2009-11-23 16:01
本帖最后由 burkfly 于 2014-1-14 22:26 编辑 vivado简明教程，初学者有用！
2014-01-14 22:22
DSP中断设置简明教程 from hellodsp
2011-10-24 20:51
