VerilogHDL语言写AD5761R驱动，有参考案例吗?
2018-07-30 06:39
用VerilogHDL语言及DS1302设计一个万年历，将时钟及万年历信息显示在数码管上。
2017-04-23 21:02
VerilogHDL是硬件描述语言的一种，用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言之一。
2019-09-29 08:46
本文介绍了采用计数器与门电路组成的背景噪声扣除电路的实现原理和工作方式，并分析了其局限性，然后提出了一种基于VerilogHDL 语言的背景噪声扣除电路的设计，使电路接口更为简单，软件更易操作，增强了移植性。
2021-05-07 06:18
verilogHDL中的｛｝用法，求详解。
2015-03-22 23:48
由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言VerilogHDL或VHDL和FPGA(FieldProgrammableGateArray——现场可编程门阵列)进行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果。
2019-10-14 06:02
FPGA入门资料适合初学者VerilogHDL扫盲文.pdf (3.24 MB )VerilogHDL那些事儿_建模篇v4.pdf (20.06 MB )
2019-04-11 06:35
本来小弟的毕设是 基于FPGA的H.264编解码标准的图像帧间运动估计算法的实现。后来我意识到，，这课题难！于是，小弟现在改变目标了，，，就只弄一个：只做一个图像采集！其他的不弄了！用的是Xilinx开发环境，VHDL、VerilogHDL语言都行，有没有大神给点
2015-05-12 08:00
小波滤波器的设计属于复杂算法的电路设计，因此利用Veril—ogHDL对双正交小波滤波器进行建模、仿真，实现电路的自动化设计，将是一种较为理想的方法。
2021-04-30 06:02
求指教，用VHDL语言，设计实现一个十进制双向加减法器，要求有一个加信号add，有一个减信号***
2012-06-08 20:44
