VerilogHDL语言设计入门1．1 HDL发展概述1．2 与VHDL和C语言的比较1．3 VerilogHDL语言
2012-02-07 10:25
VerilogHDL语言写AD5761R驱动，有参考案例吗?
2018-07-30 06:39
：电子技术设计的核心是EDA，目前，EDA技术的设计语言主要有VerilogHDL和VHDL两种，相对来说VerilogHDL语言相对简单，上手快，其语法风格与C
2018-05-04 12:06
本文介绍了采用计数器与门电路组成的背景噪声扣除电路的实现原理和工作方式，并分析了其局限性，然后提出了一种基于VerilogHDL 语言的背景噪声扣除电路的设计，使电路接口更为简单，软件更易操作，增强了移植性。
2021-05-07 06:18
verilogHDL中的｛｝用法，求详解。
2015-03-22 23:48
可综合的VerilogHDL设计实例在前面七章里我们已经学习了VerilogHDL的基本语法、简单组合逻辑和简单时序逻辑模块的编写、Top-Down设计方法、还学习了可综合风格的有限状态机
2009-11-23 16:01
用VerilogHDL语言及DS1302设计一个万年历，将时钟及万年历信息显示在数码管上。
2017-04-23 21:02
VerilogHDL是硬件描述语言的一种，用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言之一。
2019-09-29 08:46
我有一个VHDL的程序，但是没学过veriloghdl ，想求助高手帮忙改一下，改成veriloghdl。我有源程序，都已经编译好了。
2016-06-04 10:12
求指教，用VHDL语言，设计实现一个十进制双向加减法器，要求有一个加信号add，有一个减信号***
2012-06-08 20:44
