Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
电子发烧友
5896次浏览
基于PCM采编器的VerilogHDL语言设计
2017-10-31 09:30
介绍了PCM采编器的工作原理，并且详细解释了采用VerilogHDL语言用EDA的方法设计及实现PCM采编器的仿真及下栽过程，说明了PCM采编器在通信及广播领域的广泛用途。
2012-04-01 15:07
如何区分VerilogHDL语言连续赋值与过程赋值方式
2020-07-20 09:16
VerilogHDL语言设计入门1．1 HDL发展概述1．2 与VHDL和C语言的比较1．3 VerilogHDL语言
2012-02-07 10:25
VerilogHDL语言写AD5761R驱动，有参考案例吗?
2018-07-30 06:39
嵌入式基于altera的课件
2017-05-22 09:19
对于VerilogHDL语言中，经常在always模块中，面临两种赋值方式：阻塞赋值和非阻塞赋值。对于初学者，往往非常迷惑这两种赋值方式的用法，本章节主要介绍这两种文章的用法。其实，有时候概念稍微
2020-11-19 15:48
本文介绍了采用计数器与门电路组成的背景噪声扣除电路的实现原理和工作方式，并分析了其局限性，然后提出了一种基于VerilogHDL 语言的背景噪声扣除电路的设计，使电路接口更为简单，软件更易操作，增强了移植性。
2021-05-07 06:18
引言 数字滤波器是语音与图像处理、模式识别、雷达信号处理、频谱分析等应用中的一种基本的处理部件， 它能满足波器对幅度和相位特性的严格要求， 避免模拟滤波器所无法克服的
2012-08-13 13:12
