关于Verilog语言的官方标准全称是《IEEE Std 1364-2001：IEEE Standard Verilog® Hardware Description Language》。其中包括27章以及8个附录，真
2018-07-06 09:59
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系
2018-03-23 11:46
本章介绍Verilog HDL的基本要素，包括标识符、注释、数值、编译程序指令、系统任务和系统函数。另外，本章还介绍了Verilog硬件描述语言中的两种数据类型。 3.1 标识符
2017-02-11 17:01
要想深入理解Verilog就必须正视Verilog语言同时具备硬件特性和软件特性。
2022-07-07 09:54
Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。而C语言
2017-12-08 16:43
本规范的目的是提高书写代码的可读性 可修改性 可重用性 优化代码综合和仿真的结 果 指导设计工程师使用VerilogHDL规范代码和优化电路 规范化公司的ASIC设计输入从而做到。
2022-11-23 17:28
原文出自：分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。
2017-02-11 04:04
编写程序如下，其中，乘法的两个乘数分别是无符号、有符号的四种组合，输出的积也是分为无符号和有符号，共计 8 种可能；
2022-08-14 09:01
近年来，由于集成电路规模不断扩大、复杂度日益提高，使得对确保芯片功能正确性、完整性最重要一环的验证技术面临一系列的巨大挑战。如何保证快速、高效地实现对更大规模电路，进行全面有效的验证是目前芯片设计行业不得不去面对并解决的痛点。传统基于电路的仿真技术，一直存在诸多问题且无法有效解决，比如，对极端情况无法覆盖、过长的仿真时间、测试环境搭建等。而业界也在不断探索一些更为有效的验证方法学，比如，形式化验证，便携式激励标准(PSS)等。
2022-01-21 10:22
TDM控制模块是VoIP网关系统设计中的重要部分，是连接来自PSTNPublic Switched TelephoneNetwork）串行的TDM数据格式和并行的Wishbone数据格式的桥梁，实现两边数据跨时钟域无丢失的转换。为满足高速数据转换的要求，采用了Wishbone总线，将多个IP核集成为VoIP网关系统。
2021-05-22 11:44
