SILOS是一个遵循IEEE-1364-2001标准的Verilog仿真器，它简单易用，为众多IC设计师所推崇。自1986年作为工业标准以来，它强大的交互式调试功能为FPGA、PLD、ASIC和定制数字设计提供了现今最具
2011-04-05 23:03
介绍Cadence Verilog仿真器, 内容包括： 设计的编译及仿真 源库(source libraries)的使用 用Verilog-XL命令行界面进行调试 用N
2011-05-28 15:23
VCS是编译型verilog仿真器，VCS先将verilog/systemverilog文件转化为C文件，在linux下编译生成的可执行文./simv即可得到仿真结果。
2022-05-23 16:04
Cadence Verilog仿真器,内容包括：–设计的编译及仿真–源库(source libraries)的使用–用Verilog-XL命令行界面进行调试–用NC
2012-08-03 00:23
SystemVeirlog的全面支持是开发商用仿真器的第一道门槛。市面上可以找到不少基于纯Verilog的仿真器，但是真正能完整支持SystemVerilog 的仍然屈指可数。如何全面地支
2023-04-07 14:40
VCS是编译型verilog仿真器，VCS先将verilog/systemverilog文件转化为C文件，在linux下编译生成的可执行文./simv即可得到仿真结果。
2023-10-25 17:22
VCS是编译型verilog仿真器，VCS先将verilog/systemverilog文件转化为C文件，在linux下编译生成的可执行文./simv即可得到仿真结果。
2023-05-30 09:26
Verilog HDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用Verilog仿真器进行验证。语言从C编程语
2019-09-27 07:09
DAP仿真器 BURNER
2023-03-28 13:06
SystemVeirlog的全面支持是开发商用仿真器的第一道门槛。市面上可以找到不少基于纯Verilog的仿真器，但是真正能完整支持SystemVerilog 的仍然屈指可数。如何全面地支持SystemVerilog
2023-07-14 15:15
