Silicon Labs时钟芯片Si5332如何更改时钟输出频率？
2023-10-28 07:28
的10个10GbitE链路可以独立使用（然后使用分离为LC型连接器的MPO电缆）。有没有人知道，如果有什么东西阻止通过CFP2模块在VCU108上独立使用10个MGT（所有时钟
2019-09-30 10:42
如何修改系统时钟频率？如何查看系统时钟频率？
2022-02-14 07:09
哪位好心人知道在哪能下到SI5326对应的时钟频率转换软件，最好是直接发我邮箱li475902242@126.com，本人感激不尽
2013-07-30 15:57
嗨，Si5324已用于Xilinx参考设计（KC705评估板），可为10 gig SFP生成时钟。https://www.xilinx.com/support/documentation
2020-05-12 09:20
两个，CPLL是不稳定的，并且经常下降和失锁。PHY在连接到FMC HPC0的外部板上使用具有300MHx输入时钟的CPLL。我们所有三个FMC子卡的行为与每个VCU108基卡的行为方式相同 - 总是
2020-04-20 10:32
我正在研究根端口的枚举，我需要使用PCIe端口X0Y1，但GUI没有它可用。我使用HTG-FMC-PCIE子卡作为第二个PCIe端口。它需要此端口能够作为x4端口使用bank 121进行连接。所有连接都在那里，但GUI阻止进度，只允许X0Y3。如何修改VCU118
2019-10-09 08:52
你好，同事们2016年12月15日VCU118用户指南UG1224（v1.0）似乎有错误在第47页上说VCU118评估板具有SI570I²C可编程低抖动3.3V LVDS差分振荡器（U38），分别
2019-10-14 09:43
四个时钟来自u32或u157。他们是同一频率？
2019-10-14 09:41
PCS / PMA示例设计（用于完成正确的时钟和复位）组成，只需要很少的修改就可以将一些信号带到示例设计模块之外，例如，重置。我添加了MMCM，用于从200MHz的默认时钟
2019-09-27 09:21
