• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 什么是Unified Communications

    什么是Unified Communications  英文缩写: Unified Communications 中文译名: 统一通信 分  类: IP与多媒体 解  释:

    2010-02-23 10:30

  • AMD Vitis Unified Software Platform 2024.2发布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。

    2024-11-27 15:47

  • 利用 ISE Design Suite 11 内的 Base System Builder

    本视频介绍了 Base System Builder(BSB)如何能够创建用于 Xilinx FPGA 设计的嵌入式处理器子系统。

    2018-06-04 01:47

  • 使用AMD Vitis Unified IDE创建HLS组件

    这篇文章在开发者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 传统 IDE) 的基础上撰写,但使用的是 AMD Vitis Unified IDE,而不是之前传统版本的 Vitis HLS。

    2025-06-20 10:06

  • 如何在AMD Vitis Unified IDE中使用系统设备树

    您将在这篇博客中了解系统设备树 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 维护来自 XSA 的硬件元数据。本文还讲述了如何对 SDT 进行操作,以便在 Vitis Unified IDE 中实现更灵活的使用场景。

    2025-11-18 11:13

  • 如何在Unified IDE中创建视觉库HLS组件

    Vivado IP 流程(Vitis Unified),在这篇 AMD Vitis HLS 系列 3 中,我们将介绍如何使用 Unified IDE 创建 HLS 组件。这里采用“自下而上”的流程,从 HLS

    2025-07-02 10:55

  • Vitis Unified IDE 和通用命令行参考手册

    AMD Vitis Unified IDE 是用于为 AMD 自适应 SoC 和 FPGA 器件开发应用的设计环境。它集成了 Vitis IDE、Vitis HLS 和 Vitis Analyzer

    2023-09-13 08:15

  • Reference Design for Power-ove

    or endspan insertion. The reference design powers 4 to 192 Ethernet ports, and can be used in stand-alone mode or configured by a syste

    2009-04-23 16:11

  • 如何在AMD Vitis Unified 2024.2中连接到QEMU

    在本篇文章我们将学习如何在 AMD Vitis Unified 2024.2 中连接到 QEMU。 这是本系列的第 2 篇博文。要了解如何设置和使用 QEMU + 协同仿真,请参阅开发者分享|在 AMD Versal 自适应 SoC 上使用简单的 QEMU + 协同仿真示例。

    2025-08-06 17:24

  • Design Considerations for Dall

    Design Considerations for Dallas Semiconductor Real-Time Clocks Abstract: A real-time clock (RTC

    2009-03-31 22:29